公开(公告)号：WO2005009047A2

公开(公告)日：2005-01-27

申请号：PCT/FR2004/001791

申请日：2004-07-08

Applicant: STMICROELECTRONICS SA ,  NICOLAI, Jean

Inventor： NICOLAI, Jean

IPC: H04N7/52

CPC classification number: H04N7/1675 ,  H04N21/23614 ,  H04N21/23897 ,  H04N21/4348 ,  H04N21/8455

Abstract: La présente invention est relative à une méthode d'insertion de marques (200) de synchronisation dans un flux standardisé de données compressées et chiffrées, dans laquelle on chiffre bit à bit une partie au moins du flux de données compressées, par chiffrement par bloc, et dans laquelle on n'insère une marque de synchronisation dans le flux de données compressées qu'après que le nombre de bits chiffrés ait atteint ou dépassé le nombre de bits du bloc de chiffrement.

Abstract translation:

本发明涉及： 将同步标记（200）插入标准化流中的方法; 压缩和加密的数据，其中一个加密比特＆agrave; 通过块密码对压缩数据流的至少一部分进行位压缩，并且仅在压缩数据流生成后才在压缩数据流中设置同步标记。 加密位数达到或通过oacute; 加密块中的位数。

公开(公告)号：WO2004051848A1

公开(公告)日：2004-06-17

申请号：PCT/FR2003/003500

申请日：2003-11-27

Applicant: STMICROELECTRONICS SA ,  BOUCHE, Guillaume ,  CARUYER, Grégory ,  ANCEY, Pascal

Inventor： BOUCHE, Guillaume ,  CARUYER, Grégory ,  ANCEY, Pascal

IPC: H03H9/05

CPC classification number: H03H9/175

Abstract: Support (7) pour résonateur acoustique (4) comprenant au moins un ensemble bicouche comprenant une couche de matériau à forte impédance acoustique (11) et une couche de matériau à faible impédance acoustique (12) réalisée en matériau à faible permittivité électrique.

Abstract translation: 本发明涉及一种用于声共振器（4）的支撑件（7），其包括由一层高声阻抗材料（11）和一层低声阻抗材料（12）组成的至少一个双层组件，所述双层组件 由具有低介电常数的材料制成。

公开(公告)号：WO2003096420A1

公开(公告)日：2003-11-20

申请号：PCT/FR2003/001372

申请日：2003-05-02

Applicant: STMICROELECTRONICS SA ,  CATHELIN, Andréa ,  BERNARD, Christophe ,  DELPECH, Philippe ,  TROADEC, Pierre ,  SALAGER, Laurent ,  GARNIER, Christophe

Inventor： CATHELIN, Andréa ,  BERNARD, Christophe ,  DELPECH, Philippe ,  TROADEC, Pierre ,  SALAGER, Laurent ,  GARNIER, Christophe

IPC: H01L23/66

CPC classification number: H01L23/5222 ,  H01L2924/0002 ,  Y10S257/906 ,  H01L2924/00

Abstract: Un circuit électronique comprend un substrat (100), un condensateur (11) et au moins un composant semi-conducteur (10) portés par une surface (S) du substrat. Un écran sensiblement plan (12), parallèle à la surface du substrat et constitué de matériau métallique, est en outre disposé entre le condensateur et le composant semi-conducteur. Préférentiellement, . le composant semi-conducteur est élaboré à proximité de la surface (S) du substrat et plusieurs couches de matériaux isolants superposées (1-6) recouvrent la surface du substrat et le composant semi-conducteur. Le condensateur est alors disposé au sein d'au moins une couche (5) de matériau isolant au dessus du composant semi-conducteur, et l'écran (12) est disposé au sein d'une couche (4) de matériau isolant intermédiaire entre la couche incorporant le condensateur et la surface (S) du substrat.

Abstract translation: 本发明涉及一种电子部件，其包括基板（100），电容器（11）和至少由基板的表面（S）承载的半导体部件（10）。 平行于基板表面并且由金属材料构成的基本平面的屏幕（12）还被布置在电容器和半导体部件之间。 优选地，在衬底表面（S）附近产生半导体部件，并且绝缘材料的多个堆叠层（16）覆盖衬底表面和半导体部件。 然后将电容器布置在半导体部件上方的至少一个绝缘材料层（5）中，并且将屏幕（12）布置在包含电容器的层与基板表面（S）之间的中间绝缘材料层（4）内， 。

公开(公告)号：WO2003088366A1

公开(公告)日：2003-10-23

申请号：PCT/FR2003/000311

申请日：2003-01-31

Applicant: STMICROELECTRONICS SA ,  GENDRIER, Philippe ,  DRAY, Cyrille ,  FOURNEL, Richard ,  POIRIER, Sébastien ,  CASPAR, Daniel ,  CANDELIER, Philippe

Inventor： GENDRIER, Philippe ,  DRAY, Cyrille ,  FOURNEL, Richard ,  POIRIER, Sébastien ,  CASPAR, Daniel ,  CANDELIER, Philippe

IPC: H01L29/788

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11558 ,  H01L29/66825 ,  H01L29/7881

Abstract: La cellule-mémoire non volatile programmable et effaçable électriquement à une seule couche de matériau de grille, comporte un transistor à grille flottante et une grille de commande. Les régions de source S, de drain D et de canal du transistor à grille flottante forment la grille de commande, et la cellule-mémoire comporte une zone diélectrique ZTN disposée entre une première partie P1 de la couche de matériau de grille et une première zone active semiconductrice RG1 électriquement isolée d'une deuxième zone active RG2 incorporant la grille de commande, cette zone diélectrique formant une zone tunnel ZTN pour lors d'un effacement de la cellule, le transfert vers ladite première zone active des charges stockées dans la grille flottante. Un transistor d'accès entourant partiellement le transistor à grille flottante de la cellule-mémoire permet l'obtention d'un plan-mémoire de taille réduite avec des courants de programmation conséquents.

Abstract translation: 具有单个栅格材料层的非易失性，可编程和电可擦除存储单元包括浮动栅极晶体管和控制栅格。 源极S区域和漏极D区域和浮动栅极晶体管的沟道形成控制栅格，并且存储单元包括设置在栅极材料层的第一部分P1和第一有源半导体区RG1之间的介电区ZTN， 与包含控制栅格的第二活动区域RG2电隔离，所述介电区域在擦除单元期间形成用于将存储在浮动网格中的电荷转移到第一活动区域的隧道区域ZTN。 部分地围绕存储器单元的浮栅晶体管的存取晶体管使得可以获得尺寸减小的磁芯平面，随之而来的编程电流。

公开(公告)号：WO2002065551A1

公开(公告)日：2002-08-22

申请号：PCT/FR2002/000503

申请日：2002-02-11

Applicant: STMICROELECTRONICS SA ,  LAVILLE, Sébastien ,  PONTAROLLO, Serge

Inventor： LAVILLE, Sébastien ,  PONTAROLLO, Serge

IPC: H01L27/06

CPC classification number: H01L27/0802 ,  H01L27/0629 ,  H01L27/088

Abstract: Circuit électronique intégré comprenant au moins un premier 19 et un deuxième 20 transistors MOS disposés en série, chaque transistor comprenant une grille et une source court circuitées, et une base reliée à la masse du circuit intégré.

Abstract translation: 本发明涉及包括串联布置的至少第一（19）和第二（20）MOS晶体管的电子集成电路，每个晶体管包括一个栅极和一个短路在一起的源极，以及连接到集成电路的地的基极。

公开(公告)号：WO2002059959A1

公开(公告)日：2002-08-01

申请号：PCT/FR2002/000297

申请日：2002-01-24

Applicant: STMICROELECTRONICS SA ,  PRIOR, Christophe ,  HERARD, Laurent

Inventor： PRIOR, Christophe ,  HERARD, Laurent

IPC: H01L21/56

CPC classification number: H01L21/565 ,  H01L24/97 ,  H01L2224/16225 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2224/0401

Abstract: Substrat, en particulier un substrat multi-couches constituant un support de montage et de connexion électrique, présentant une face de montage (2) d'au moins une puce (3) de circuits intégrés et susceptible d'être placé, muni de cette puce, dans un moule d'injection (8) présentant deux parties prenant entre elles la périphérie du substrat et dont l'une détermine une cavité (15) de moulage d'une matière d'enrobage en vue d'encapsuler ladite puce et présente une face d'appui sur ladite face de montage dans laquelle est ménagé au moins un évidement (16) délimitant, au-dessus de ladite face de montage, une fente (17) constituant un évent d'évacuation des gaz. Sa face de montage précitée (2) présente une zone sur laquelle est prévue une couche extérieure de métal (6) placée de façon à s'étendre le long dudit évidement (16) et sur ladite face d'appui (12) de part et d'autre de cet évidement.

Abstract translation: 本发明涉及一种基板，特别是构成安装和电连接支撑件的多层基板，其具有用于至少一个集成电路芯片（3）的安装表面（2），并且能够以注入的方式配备有所述芯片 模具（8）具有两个部分，两个部分包围在它们之间的衬底的周边，并且其中一个限定了用于模制（15）涂覆材料以封装所述芯片的空腔，并且在所述安装表面上具有支撑表面，其中至少设置有凹部 （16）在所述安装表面上方限定构成排气口的槽（17）。 所述安装表面（2）具有一个区域，其中设置有外部金属层（6），该外部金属层（6）沿着所述凹部（16）和在所述凹部的任一侧的所述支撑表面（12）上延伸。

公开(公告)号：WO2000014774A1

公开(公告)日：2000-03-16

申请号：PCT/FR1999002097

申请日：1999-09-02

Applicant: STMICROELECTRONICS SA ,  TIMEAT ,  CORRE, Jean-Luc ,  DANIEL, Thierry ,  GAUTHIER, Vincent ,  CADET, Bernard

Inventor： STMICROELECTRONICS SA ,  TIMEAT

IPC: H01L21/00

CPC classification number: H01L21/67271

Abstract: The invention concerns a method for counting chips on a batch of semiconductor wafers, in particular for counting good chips, comprising the following steps: a) transferring a specific wafer (30) from a storage cassette (22) to a zone for analysis under a count camera (26) lens; b) storing the wafer (30) image as delivered by the count camera (26); c) analysing the stored image to count the number of good chips while the wafer (30) is being transferred from the analysis zone towards the storage cassette (22) and/or while the next wafer in the batch is being transferred from the storage cassette (22) towards the analysis zone. The invention enables fast automatic counting of good chips on a batch of wafers.

Abstract translation: 本发明涉及一批用于计数一批半导体晶片上的芯片的方法，特别是用于计数好的芯片，包括以下步骤：a）将特定晶片（30）从存储盒（22）转移到用于分析的区域 数码相机（26）镜头; b）存储由计数摄像机（26）传送的晶片（30）图像; c）分析所存储的图像，以便当晶片（30）从分析区域朝向存储盒（22）传送时和/或当批次中的下一个晶片从存储盒转移时，对好的芯片的数量进行计数 （22）朝向分析区。 本发明能够快速自动计数一批晶片上的好的芯片。

公开(公告)号：FR3123169B1

公开(公告)日：2024-09-27

申请号：FR2105328

申请日：2021-05-21

Applicant: STMICROELECTRONICS SA

Inventor： PICARD EMMANUEL ,  BLAMON GUILLAUME ,  BOYAVALLE CHRISTOPHE

IPC: H03H11/28 ,  H01R12/00

Abstract: Réseau d'adaptation d'impédance La présente description concerne une puce électronique (200) comportant un réseau d'adaptation d'impédance comprenant un premier circuit de transmission et un premier circuit de réception de signaux dont la fréquence est comprise dans une première bande de fréquences, et un deuxième circuit de transmission et un deuxième circuit de réception de signaux dont la fréquence est comprise dans une deuxième bande de fréquences différente de la première bande de fréquences, dans lequel : - le premier circuit d'émission et le deuxième circuit de réception sont disposés spatialement côte à côte ; et - le deuxième circuit d'émission et le premier circuit de réception sont disposés spatialement côte à côte. Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3095891B1

公开(公告)日：2023-01-13

申请号：FR1904838

申请日：2019-05-09

Applicant: STMICROELECTRONICS SA

Inventor： DE CONTI LOUISE ,  GALY PHILIPPE

IPC: H01L23/60 ,  H01L29/744

Abstract: Circuit électronique La présente description concerne un circuit électronique (10) comprenant un premier composant électronique formé au-dessus d'une couche isolante enterrée (23), et un deuxième composant électronique formé en dessous de ladite couche, dans lequel ladite couche isolante (23) est traversée de part en part par au moins un caisson semiconducteur (29) reliant les premier et deuxième composants. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3125194A1

公开(公告)日：2023-01-13

申请号：FR2107444

申请日：2021-07-09

Applicant: STMICROELECTRONICS RES & DEVELOPMENT LIMITED ,  STMICROELECTRONICS SA

Inventor： BOURGE ARNAUD ,  LE DAUPHIN TANGUY ,  DROUOT ANTOINE ,  STEWART BRIAN

IPC: H04N25/53

Abstract: Selon un aspect, il est proposé un appareil comprenant : - un capteur photographique à balayage (CPH) configuré pour acquérir une image, selon un temps d’intégration donné du capteur, d’une scène illuminée par une source à impulsions lumineuses régulières, les impulsions lumineuses de la source étant émises périodiquement selon une période, de sorte que lorsque le temps d’intégration du capteur est différent de la période des impulsions lumineuses, l’image acquise peut présenter une succession régulière de bandes à luminosités différentes,- une unité de traitement (UT) configurée pour : ○ générer un vecteur de signature représentatif de la succession régulière de bandes présentes dans l’image acquise par le capteur photographique, , ○ déterminer une fréquence des bandes dans l’image à partir du vecteur de signature, - une unité de commande (UCO) configurée pour régler le temps d’intégration du capteur photographique à partir de la fréquence déterminée des bandes dans l’image. Figure pour l’abrégé : Fig 1