-
公开(公告)号：KR1020060024591A
公开(公告)日：2006-03-17
申请号：KR1020040073394
申请日：2004-09-14
Applicant: 한국전자통신연구원
IPC: H04L12/28
CPC classification number: H04L41/0816 , H04L12/2834 , H04L41/0266 , H04L41/0886
Abstract: 본 발명은 네트워크에 라우터를 자동으로 설정하고, 이러한 라우터의 환경 설정이 자동으로 변경될 수 있도록 함으로써, 서비스 품질(QoS)이나 네트워크 환경의 변화에 신속하게 대처할 수 있는 네트워크 라우터의 환경 설정 및 변경 방법에 관한 것이다.
본 발명에 따른 네트워크의 라우터 환경 자동 설정 방법은, 홈 라우터가 액세스 라우터로부터 임시 주소를 할당 받고, 상기 임시 주소를 이용하여 상기 액세스 라우터에 접속하는 단계와; 상기 액세스 라우터는 라우터 환경을 설정하기 위한 환경 설정 서버의 주소를 전달하는 단계와; 상기 홈라우터는 상기 액세스 라우터와 상기 액세스 라우터 상위에 위치하는 백본 라우터를 경유하여, 상기 환경 설정 서버로 상기 홈라우터의 식별 정보를 전달하는 단계와; 상기 환경 설정 서버는 상기 식별정보와 상기 홈 라우터에 대하여 미리 설정이 예정된 정보들을 이용하여 상기 홈 라우터에 대한 라우터 환경을 생성하여 전달하는 단계;및 상기 홈 라우터에 대하여 미리 설정이 예정된 정보들을 이용하여 상기 액세스 라우터와 상기 백본 라우터에 대한 라우터 환경을 생성하여 전달하는 단계를 포함하는 것을 특징으로 한다.
Autoconfiguration, Netconf, Router-
公开(公告)号：KR100560434B1
公开(公告)日：2006-03-13
申请号：KR1020040026638
申请日：2004-04-19
Applicant: 한국전자통신연구원
IPC: H04L7/02
Abstract: 본 발명에 의한 통신망으로부터 적어도 하나 이상의 기준신호를 수신하여 그 중 하나를 선택한 후 분주하여 망동기용 기준신호를 출력하는 망동기용 기준신호발생부; 상기 망동기용 기준신호와 제1클럭펄스를 입력받아, 상기 망동기용 기준신호에 상기 제1클럭펄스를 동기시키기 위한 제1제어용전압을 출력하는 망동기제어부; 상기 제1제어용전압에 따라 위상 및 주파수가 변경되는 상기 제1클럭펄스를 출력하는 OVCXO; 상기 제1클럭신호를 입력받은 후 분주하여 시스템클럭을 동기시키기 위한 시스템 동기용 기준신호를 출력하는 시스템동기용 기준신호발생부; 상기 시스템 동기용 기준신호와 시스템클럭을 입력받아, 상기 시스템 동기용 기준신호에 상기 시스템클럭을 동기시키기 위한 제2제어용전압을 출력하는 시스템동기 제어부; 상기 제2제어용전압에 따라 위상 및 주파수가 변경되는 제2클럭펄스를 출력하는 VCO; 및 상기 제2클럭펄스를 입력받은 후 분주하여 상기 시스템클럭을 출력하는 시스템클럭발생부;를 포함하는 것을 특징으로 하며, 시스템 고유 주파수 특성을 갖는 OVCXO를 사용하지 않고, 상용 OVCXO를 사용하여 망 동기가 필요한 모든 시스템에 공통으로 적용할 수 있다.
망 동기, 시스템 동기, OVCXO, VCO, 범용 시스템 클럭 공급 장치-
公开(公告)号：KR100546762B1
公开(公告)日：2006-01-26
申请号：KR1020030085809
申请日：2003-11-28
Applicant: 한국전자통신연구원
IPC: H04L12/28
CPC classification number: H04L12/4645 , H04L12/4675 , H04L41/0893 , H04L45/50 , H04L47/10 , H04L47/2408
Abstract: 본 발명은 멀티 프로토콜 레이블 교환망에서 정책 정보를 이용한 가상 사이트 설정 방법에 관한 것으로, 상기 가상 사이트 설정 방법은 기존에 사용되고 있는 근원지 IP 주소, VLAN(Virtual LAN) 태그 값 뿐만 아니라, IP 패킷의 TOS(Type of Service) 필드 값과 MPLS(Multiprotocol Label Switching) 레이블 값을 정책 정보로 사용하여 가상 사이트를 설정함으로써, 기존의 방법보다 다양한 종류의 가상 사이트를 설정할 수 있게 된다. 또한, TOS 필드와 MPLS 레이블은 QoS와 관련한 추가 정보를 표현할 수 있으므로, 더욱 다양한 가상 사이트를 설정하여 차별화된 서비스를 제공할 수 있게 된다.
-
公开(公告)号：KR1020050066053A
公开(公告)日：2005-06-30
申请号：KR1020030097252
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H04L12/28
CPC classification number: H04L49/352 , H04L12/5601 , H04L2012/5652 , H04L2012/5665
Abstract: ATM(Asynchronous Transfer Mode) 망을 통하여 IP(Internet Protocol) 서비스를 제공할 수 있게 하는 기가비트 이더넷 스위치의 ATM 정합장치를 개시한다. 상기 기가비트 이더넷 스위치의 ATM 정합장치는, 네트워크 프로세서, 제어 프로세서, 복수 개의 셀변환부 및 같은 복수 개의 회선정합부를 구비한다. 상기 네트워크 프로세서는, 상기 스위치 패브릭 장치로부터 고정 셀을 수신하여 이더넷 프레임으로 변환한 후 목적지 주소로 전달한다. 상기 복수 개의 셀변환부는, 상기 네트워크 프로세서와 GMII(Giga-bit Media Independent Interface)를 통하여 수신한 이더넷 프레임을 ATM 셀로 변환하거나, ATM 셀을 이더넷 프레임으로 변환한다. 상기 복수 개의 회선정합부는, ATM 셀을 622 Mbps 동기식 디지털 계위 신호로 변환하며, 광 선로를 연결한다. 상기 제어 프로세서는, 상기 라우팅 엔진의 명령에 따라, PCI(Peripheral Component Interconnect)를 통하여 연결된 상기 네트워크 프로세서, 프로세서 외부 버스로 연결된 상기 복수 개의 셀변환부 및 상기 복수 개의 회선정합부를 제어한다.
-
公开(公告)号：KR1020050065992A
公开(公告)日：2005-06-30
申请号：KR1020030097168
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H04L12/28
CPC classification number: H04L49/352
Abstract: 이더넷 스위치 장비에서 고속의 데이터 통신이 가능한 백플레인 장치가 개시된다. 본 발명에 따른 백플레인 장치는 트래픽 관리 기능을 수행하는, 인접한 곳에 나란히 배치되는 제1 및 제2 1기가비트 이더넷 회선정합 보드, 트래픽 관리 기능을 수행하는, 인접한 곳에 나란히 배치되는 제1 및 제2 10기가비트 이더넷 회선정합 보드, 제1 및 제2 1기가비트 이더넷 회선정합 보드의 라인프로세서 블록 및 제1 및 제2 10기가비트 이더넷 회선정합 보드의 라인프로세서 블록과 이중화된 인터페이스를 통해 IPC 기능을 수행하며 제어 및 상태 정보를 교환하며, 제1 및 제2 1기가비트 이더넷 회선정합 보드와 인접한 곳에 나란히 배치되는 제1 및 제2주 프로세서 보드, 제1 및 제2 1기가비트 이더넷 회선정합 보드와 제1 및 제2 10기가 이더넷 회선정합 보드 사이에 나란히 배치되며, 이중화 경로를 통해 제1 및 제2주프로세서 보드와 통신하여 제어 및 상태 � ��보를 교환하는 제1 및 제2패브릭 스위치 및 이중화된 SMPS로부터 전원케이블을 통해 이중화된 소정의 DC전원을 직접 공급받는 직류전원 공급 블록들을 포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020050006407A
公开(公告)日：2005-01-17
申请号：KR1020030046117
申请日：2003-07-08
Applicant: 한국전자통신연구원
IPC: G06F12/00
Abstract: PURPOSE: A memory mapping device for mapping relationship between an instance and a VLAN(Virtual Local Area Network) ID on MSTP(Multiple Spanning Tree Protocol), and a method thereof are provided to efficiently save a memory for a mapping table of each instance/VLAN ID on the MSTP. CONSTITUTION: The memory(240) stores information corresponding to the VLAN ID. A memory manager(200) makes a sum of bit number of each block larger than the maximum acceptable number of the VLAN ID by arranging the blocks in the memory. An operator(220) calculates a position of the bit matched with the VLAN ID expressed as an integer based on the number of the bits. A mapper(230) sets the bit corresponding to the calculated bit position to a specified logic state.
Abstract translation: 目的：提供用于映射MSTP（多生成树协议）上的实例和VLAN（虚拟局域网）ID之间的关系的存储器映射设备及其方法，以有效地保存用于每个实例/ MSTP上的VLAN ID。 构成：存储器（240）存储对应于VLAN ID的信息。 存储器管理器（200）通过将块布置在存储器中来使每个块的比特数的总和大于VLAN ID的最大可接受数。 运算符（220）基于比特数计算与表示为整数的VLAN ID匹配的比特的位置。 映射器（230）将对应于计算的位位置的位设置为指定的逻辑状态。
-
公开(公告)号：KR1020040050360A
公开(公告)日：2004-06-16
申请号：KR1020020078173
申请日：2002-12-10
Applicant: 한국전자통신연구원
IPC: H04L12/28
CPC classification number: H04L49/9021 , H04L49/25 , H04L49/352 , H04L49/602 , H04L49/90 , H04L49/9047 , H04L49/9063 , H04L49/9094
Abstract: PURPOSE: A 10-gigabit Ethernet line interfacing device is provided to improve a transmission speed and packet processing performance of a physical layer to 10 gigabits as maintaining a basic frame standard of a 1-gigabit Ethernet switch, thereby interfacing a 1-gigabit line with a 10-gigabit line. CONSTITUTION: A 10-gigabit Ethernet line interface device is comprised of an R-gigabit network processor(141), a frame multiplexer and demultiplexer(142) multiplexing and demultiplexing frames according to a GMII interface and an XGMII interface, an XGXS(10 Gigabit Extender Sublayer)(143) converting the XGMII interface into an XAUI(10 Gigabit Attachment Unit Interface), or performing a reverse conversion in order to extend a data transmission distance limitation, a 10-gigabit Ethernet physical layer processor(144) consisting of XENPAK(10 Gigabit Ethernet Package) modules, a line processor(145) controlling the network processor(141) by performing an IPC function with an MPU(Main Processor Unit)(130), a UCL(146) controlling a 10-gigabit Ethernet line interface device(140), a PCL(147) controlling the XGXS(143) and the physical layer processor(144).
Abstract translation: 目的：提供10吉比特以太网线路接口设备，以将物理层的传输速度和数据包处理性能提高到10吉比特，以保持1千兆以太网交换机的基本帧标准，从而将1千兆位线路与 一条10千兆线。 构成：10吉比特以太网线路接口设备由一个R吉比特网络处理器（141），一个帧多路复用器和解复用器（142）根据GMII接口和XGMII接口复用和解复用帧，XGXS（10吉比特 扩展器子层）（143）将XGMII接口转换为XAUI（10千兆位附件单元接口）或执行逆向转换以扩展数据传输距离限制，由XENPAK组成的10吉比特以太网物理层处理器（144） （10吉比特以太网包）模块，通过利用MPU（主处理器单元）（130）执行IPC功能来控制网络处理器（141）的线路处理器（145），控制10吉比特以太网线路的UCL（146） 接口设备（140），控制XGXS（143）和物理层处理器（144）的PCL（147）。
-
公开(公告)号：KR1020040047259A
公开(公告)日：2004-06-05
申请号：KR1020020075405
申请日：2002-11-29
Applicant: 한국전자통신연구원
IPC: H04L12/771 , H04L12/24 , H04L12/42 , G06F15/163
CPC classification number: H04L45/60 , G06F15/17375 , H04L12/42 , H04L49/10 , H04L49/3009 , H04L49/352
Abstract: PURPOSE: An apparatus and a method for exchanging a communication message between central controllers using packet ring configuration are provided to perform an IPC(Inter Processor Communication) transmission without an ethernet switch. CONSTITUTION: MPs(Main Processor)(201a,201b) are provided for duplexing. Packet rings(205a,205b) transfer an IPC message. A line card is connected to the packet rings(205a,205b) and exchanges an IP message. A unit exchanges a message by putting routing information in an IPC message through the packet rings(205a,205b), and data forwarding is made through an interface(212) between NPs(Network Processor) and a switch fabric(213). The MPs(201a,201b) include IPC packet ring MAC(Media Access Control) units(203a,203b) for interfacing with the packet rings(205a,205b). Each line card includes a CP(Control Processor) managing multicast groups, performing system initialization and adding an entry to a forwarding table. The CP includes an IPC packet ring MAC unit for interfacing with the packet rings(205a,205b).
Abstract translation: 目的：提供一种用于在使用分组环配置的中央控制器之间交换通信消息的装置和方法，用于在没有以太网交换机的情况下执行IPC（处理器间通信）传输。 规定：MP（主处理器）（201a，201b）用于双面打印。 分组环（205a，205b）传送IPC消息。 线路卡连接到分组环（205a，205b）并交换IP消息。 单元通过分组环（205a，205b）将路由信息放置在IPC消息中来交换消息，并且通过NP（网络处理器）和交换结构（213）之间的接口（212）进行数据转发。 MP（201a，201b）包括用于与分组环（205a，205b）对接的IPC分组环MAC（媒体访问控制）单元（203a，203b）。 每个线卡包括管理多播组的CP（控制处理器），执行系统初始化并将条目添加到转发表。 CP包括用于与分组环（205a，205b）对接的IPC分组环MAC单元。
-
公开(公告)号：KR1020040039102A
公开(公告)日：2004-05-10
申请号：KR1020020067392
申请日：2002-11-01
Applicant: 한국전자통신연구원
CPC classification number: H04L41/0668 , H04L49/25 , H04L49/30 , H04L49/557
Abstract: PURPOSE: A control device of a redundant packet switch system is provided to be implemented by using a simple sequence logic combination function, and to carry out a redundant switching process in hardware method, thereby enabling a high-speed redundant switching function without packet loss. CONSTITUTION: Each of packet switch boards comprises as follows. Switching portions(310-1,310-2) receive packet data transmitted from line cards through redundant packet data paths, and transmit the packet data to destination line cards by switching the packet data. Processor portions(320-1,320-2) activate plural switch ports of the switching portions(310-1,310-2), have system buses corresponding to the redundant packet data paths, and control redundancy of the first and second packet switch boards. State controllers(330-1,330-2) monitor states of each packet switch board by the two packet switch boards, input control signals from the processor portions(320-1,320-2) to generate activate/inactivate signals, and perform operational switching processes. Clock controllers(340-1,340-2) carry out clock synchronization processes with the packet switch boards.
Abstract translation: 目的：提供冗余分组交换系统的控制装置，通过使用简单的序列逻辑组合功能实现，并以硬件方式执行冗余切换过程，从而实现无需丢包的高速冗余切换功能。 构成：每个分组交换板包括如下。 切换部分（310-1,310-2）通过冗余分组数据路径接收从线路卡发送的分组数据，并通过切换分组数据将分组数据发送到目的线路卡。 处理器部分（320-1,320-2）激活切换部分（310-1,310-2）的多个交换机端口，具有与冗余分组数据路径相对应的系统总线，以及第一和第二分组交换板的控制冗余。 状态控制器（330-1,330-2）通过两个分组交换板监视每个分组交换板的状态，来自处理器部分（320-1,320-2）的输入控制信号以产生激活/灭活信号，并执行操作切换过程。 时钟控制器（340-1,340-2）与分组交换板进行时钟同步处理。
-
公开(公告)号：KR100415546B1
公开(公告)日：2004-01-24
申请号：KR1020010052505
申请日：2001-08-29
Applicant: 한국전자통신연구원
IPC: H03M7/00
Abstract: PURPOSE: A dual mode coding/decoding apparatus of a line code using a code detection and a method thereof are provided to increase the initializing speed by using a received code word on an operation determination of a dual mode system. CONSTITUTION: A management register(100) stores a control signal for selecting an operation of a MB810 coder(105) and a 8B/10B coder(110) and provides the stored selection control signal to the MB810 coder(105) and the 8B/10B coder(110). The MB810 coder(105) is operated by the selection control signal provided from the management register(100) and codes 32bit data of 4 lane transferred from an MAC(Media Access Control) to transfer it to the other decoding unit through a communication line. The 8B/10B coder(110) is operated by the selection control signal provided from the management register(100) and codes 32bit data of 4 lane transferred from an MAC(Media Access Control) to transfer it to the other decoding unit through a communication line. A coding-side 2:1 multiplexer(120) selects an output of the MB810 coder(105) and the 8B/10B coder(110) by the selection signal provided from the management register(100) to send the same.
Abstract translation: 目的：提供一种使用代码检测的行代码的双模式编码/解码装置及其方法，以通过使用接收到的码字来提高双模式系统的操作确定的初始化速度。 组成：管理寄存器（100）存储用于选择MB810编码器（105）和8B / 10B编码器（110）的操作的控制信号，并将存储的选择控制信号提供给MB810编码器（105）和8B / 10B编码器（110）。 通过从管理寄存器（100）提供的选择控制信号来操作MB810编码器（105），并且将从MAC（媒体访问控制）传送来的4通道的32位数据编码，以通过通信线路将其传送到另一个解码单元。 8B / 10B编码器（110）通过从管理寄存器（100）提供的选择控制信号和从MAC（媒体访问控制）传送的4个通道的32位数据的代码来操作，以通过通信将其传送到另一个解码单元 线。 编码侧2：1多路复用器（120）通过从管理寄存器（100）提供的选择信号来选择MB810编码器（105）和8B / 10B编码器（110）的输出以发送它们。
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.026 seconds)
