-
公开(公告)号：FR3055734B1
公开(公告)日：2018-09-28
申请号：FR1658232
申请日：2016-09-05
Inventor： GOULAHSEN ABDELAZIZ , DEROUET PATRICE
-
公开(公告)号：FR3055734A1
公开(公告)日：2018-03-09
申请号：FR1658232
申请日：2016-09-05
Inventor： GOULAHSEN ABDELAZIZ , DEROUET PATRICE
Abstract: Le procédé d'écriture ou de lecture de données (WDAT, RDAT) à une adresse (ADR) d'une mémoire (MEM), lesdites données comportant plusieurs mots consécutifs (W1-WN) ayant chacun plusieurs bits, comprend un transfert desdits mots (W1-WN) vers ou en provenance de ladite mémoire (MEM) au rythme d'un signal d'horloge (CLK), chaque mot étant transféré en un cycle (TCLK) du signal d'horloge. Le procédé comprend en outre un brouillage des bits desdits mots par l'application sur lesdits bits de chaque mot d'une première fonction logique (FL1) faisant intervenir un bit-clé (K1-KN) dédié audit mot (W1-WN ), chaque bit-clé (K1-KN) étant issu d'une suite pseudo-aléatoire (SCRj) générée à partir de ladite adresse.
-
213.发明专利
公开(公告)号：FR3035980A1
公开(公告)日：2016-11-11
申请号：FR1553994
申请日：2015-05-05
Applicant: STMICROELECTRONICS (GRAND OUEST) SAS
Inventor： BELET CHRISTOPHE
Abstract: Le procédé d'alimentation d'un module incorporé dans un système sur puce comprend une phase d'alimentation établie comportant une fourniture audit module (10) d'une tension d'alimentation régulée (VDD_CPU) obtenue à partir d'une boucle de régulation (BCL) recevant une tension d'alimentation principale (Vin) et une tension de rétroaction (VDD_CPU_FB), ladite tension de rétroaction étant élaborée à l'intérieur du système sur puce (1) à partir d'une tension effective d'alimentation (VDD_CPU_SENSE) du module (10) et d'un signal de consigne (SC) correspondant à une tension d'alimentation régulée désirée.
-
公开(公告)号：EP4390730A1
公开(公告)日：2024-06-26
申请号：EP23214187.9
申请日：2023-12-05
Applicant: STMicroelectronics (Grand Ouest) SAS
Inventor： ARRIVE, Fabien , MAGNAUD, Yves
Abstract: La présente description concerne un procédé de protection (200) d'un procédé d'authentification (201) d'un dispositif électronique comportant une mémoire (102) comprenant un ensemble (E) de couples ((ok(1), nok(1)), ..., (ok(N), nok(N)) de cellules mémoire dont au moins un premier couple ((ok(1), nok(1)) comprenant une première cellule mémoire (ok(1)) stockant une première donnée (Init)et une deuxième cellule mémoire (nok(1)) stockant une deuxième donnée (Init), le premier couple étant désigné comme le couple actif dans lequel :
- à chaque réussite du procédé d'authentification (201), la première cellule mémoire est réécrite avec une troisième donnée (Random) ;
- à chaque échec du procédé d'authentification la deuxième cellule mémoire est réécrite avec une quatrième donnée (Random), puis un compteur d'échecs est incrémenté et des cinquièmes données (Init) sont écrites dans un deuxième couple ((ok(2), nok(2))) de cellules mémoire, le deuxième couple devenant le couple actif.-
公开(公告)号：EP4311168A1
公开(公告)日：2024-01-24
申请号：EP23184352.5
申请日：2023-07-10
Applicant: STMicroelectronics (Grand Ouest) SAS
Inventor： ROSAY, Arnaud , CARLIER, Florent , LEROUX, Pascal
IPC: H04L9/40 , H04L45/745
Abstract: The present disclosure relates to a method comprising:
- the reception, via an interface (112) of an electronic device (100), of a first stream of packets sent by a source that is external and/or the transmission of a first stream of packets to a destination external;
- the computation, by a processing circuit (110), of a first packet stream identifier based on at least one of: a packet source address of the packets of the first stream; and a packet destination address of the first stream;
- searching, in an ordered dynamic data structure (114) stored in a memory (104, 106) and comprising a plurality of entries, wherein the searching is performed based on the value of the first packet stream identifier with respect to one or more search threshold values; and
- based on metadata associated with the first entry, blocking reception of the first stream of packets.-
Patent Agency Ranking216.发明公开
公开(公告)号：EP4303736A1
公开(公告)日：2024-01-10
申请号：EP23180825.4
申请日：2023-06-22
Applicant: STMicroelectronics (Grand Ouest) SAS
Inventor： PALLARDY, Loic , DEBIEVE, Lionel
Abstract: Le procédé de gestion de droits d'accès de régions mémoires (R1, R2) d'une mémoire (MEM) comprend une attribution d'un statut de permission d'exécution (E, NE) pour chaque région mémoire dans un dispositif de pare-feu (FWL) dédié à la mémoire, de sorte que le contenu d'une région mémoire ayant un statut exécutable (E) est apte à être exécuté par un processeur (CPU), et que le contenu d'une région mémoire ayant un statut non-exécutable (NE) ne peut pas être exécuté par le processeur (CPU).
-
公开(公告)号：EP4258143A1
公开(公告)日：2023-10-11
申请号：EP23165264.5
申请日：2023-03-29
Applicant: STMicroelectronics (Grand Ouest) SAS
Inventor： RUELLE, Frederic
Abstract: La présente description concerne un procédé comprenant :
- la détection (203) par un circuit de surveillance, lors de l'exécution par un processeur d'un code stocké dans une mémoire d'un dispositif, d'une adresse de lecture dans la mémoire, la détection étant faite par l'intermédiaire d'un bus relié à la mémoire ;
- la comparaison (204) par le circuit de surveillance de l'adresse avec une ou plusieurs premières adresses ;
- si l'adresse est comprise dans l'une ou plusieurs premières adresses, la commande, par le circuit de surveillance, d'un circuit de commande d'horloge pour empêcher l'activation d'un ou plusieurs circuits périphériques.-
公开(公告)号：EP4131041A1
公开(公告)日：2023-02-08
申请号：EP22188225.1
申请日：2022-08-02
Applicant: STMicroelectronics (Grand Ouest) SAS
Inventor： JAOUEN, Michel , TROTTIER, Gilles
IPC: G06F21/52
Abstract: Le procédé de vérification d'une exécution d'un programme logiciel compilé comprend au moins une opération d'écriture (110). Ladite au moins une opération d'écriture compilée (110) comprend :
- une affectation d'une adresse de destination dans un registre (111) ;
- une écriture d'une donnée à l'emplacement pointé par l'adresse de destination contenue dans le registre (113).
Une opération de vérification compilée (120) comprend :
- une réaffectation de la même adresse de destination dans le même registre (121) ;
- une lecture de la donnée contenue à l'emplacement pointé par l'adresse de destination contenue dans le registre après la réaffectation (123) ;
- une comparaison entre la donnée lue et la donnée écrite (125).-
219.发明公开
公开(公告)号：EP4120091A1
公开(公告)日：2023-01-18
申请号：EP22183400.5
申请日：2022-07-06
Applicant: STMicroelectronics (Grand Ouest) SAS
Inventor： JAOUEN, Michel , PALLARDY, Loic
Abstract: Le procédé de gestion de droits d'accès de tâches logicielles (Tsk_A, Tsk_B, Tsk_C) exécutées par une unité de traitement (CPU) utilisant une mémoire cache (CCH) pour contenir des données d'exécution desdites tâches dans des emplacements mémoire ayant chacun un attribut (P, NP ; S, NS) représentatif du niveau de droit d'accès (Priv, NPriv ; Sec, NSec) de la tâche respective, comprend, en cas de modification des droits d'accès (Priv, NPriv ; Sec, NSec) d'au moins une tâche (Tsk_B), un processus d'actualisation des droits (220 ; 320 ; 400) comprenant une modification des attributs (P, NP ; S, NS) des emplacements de la mémoire cache (CCH) contenant des données d'exécution relatives à ladite au moins une tâche (Tsk_B) et une conservation des données d'exécution contenues dans lesdits emplacements de la mémoire cache (CCH).
-
公开(公告)号：EP4068680A1
公开(公告)日：2022-10-05
申请号：EP22164863.7
申请日：2022-03-28
Inventor： ALBESA, Franck , ANQUET, Nicolas
Abstract: La présente description concerne un procédé de réalisation d'une opération cryptographique, le procédé comprenant :
- la génération d'une première valeur de comptage par un compteur monotone (204) d'un dispositif de traitement (202);
- la transmission par le compteur monotone de la première valeur de comptage à une mémoire (104) du dispositif de traitement ;
- la sélection d'une première clef de chiffrement dans la mémoire sur la base de la première valeur de comptage ; et
- la mise à disposition de la première clef de chiffrement sélectionnée à un processeur cryptographique (102).
-
-
-
-
-
-
-
-
-
Search Results
254
records
(took 0.031 seconds)
