公开(公告)号：EP4024221A1

公开(公告)日：2022-07-06

申请号：EP21217345.4

申请日：2021-12-23

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： DARCEL, Frederic

IPC: G06F12/02 ,  G06F12/08

Abstract: La présente description concerne un procédé comprenant : la réception, par un dispositif (100), d'une commande de sélection d'une première application parmi une pluralité d'applications compressées stockées dans une mémoire non volatile (106) du dispositif, la première application étant stockée dans un premier emplacement ; et la décompression par le dispositif (100) de la première application, et le stockage de la première application décompressée dans la mémoire (106) au moins partiellement : dans le premier emplacement ; et dans un deuxième emplacement de stockage d'une deuxième application compressée parmi la pluralité d'applications, la première application décompressée écrasant au moins une partie de la deuxième application compressée.

公开(公告)号：EP4009180A1

公开(公告)日：2022-06-08

申请号：EP21209184.7

申请日：2021-11-19

Applicant: STMicroelectronics (Grand Ouest) SAS ,  STMICROELECTRONICS (GRENOBLE 2) SAS

Inventor： PALLARDY, Loic ,  SOULIE, Michael

IPC: G06F13/20 ,  G06F1/24

Abstract: Le procédé de réinitialisation d'un dispositif maître, configuré pour initier des transactions sur un bus d'un système sur puce, comprend une surveillance d'un état terminé ou non des transactions initiées par le dispositif maître. En cas de réception d'une commande de réinitialisation du dispositif maître, le procédé comprend une transmission d'une commande de réinitialisation effective au dispositif maître lorsque les transactions initiées par le dispositif maître sont à l'état terminé.

公开(公告)号：EP3107176A1

公开(公告)日：2016-12-21

申请号：EP15194451.9

申请日：2015-11-13

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： CIMAZ, Lionel

IPC: H02J3/36

CPC classification number: H02J5/005 ,  B60L11/182 ,  H02J7/025 ,  H02J17/00 ,  H02J50/10 ,  Y02T10/7072 ,  Y02T90/122 ,  Y02T90/14 ,  Y02T90/16

Abstract: Procédé de gestion d'un transfert sans contact d'énergie d'un émetteur (1) vers un récepteur (2) mutuellement couplés, comprenant une génération par l'émetteur (1) d'un champ magnétique à partir d'une commande à une fréquence de commande d'un circuit résonant à découpage (100, 103), une communication d'informations par le récepteur (2) comportant une modulation dudit champ magnétique, une détection par l'émetteur de ladite modulation de façon à extraire lesdites informations et un ajustement de ladite fréquence de commande en fonction desdites informations reçues.
Ladite détection de la modulation comprend une détection (11, 14) des variations de la fréquence de commande.

Abstract translation: 从发射机接触功率传递到接收器进行管理。 的磁场是通过从命令在用于开关谐振电路的控制频率的发射器产生。 所述接收器通过所述磁场的调制信息传送到发射机。 调制由发射器检测到的，以便提取的信息。 控制频率的调整然后雅丁到所接收的信息作出。 调制检测涉及在频率控制检测的变化。

公开(公告)号：EP4375846A1

公开(公告)日：2024-05-29

申请号：EP23209503.4

申请日：2023-11-13

Applicant: STMicroelectronics (ALPS) SAS ,  STMicroelectronics (Grand Ouest) SAS ,  STMicroelectronics (Rousset) SAS

Inventor： CHERUEL, Fabrice ,  DAVIDESCU, Dragos ,  ANQUET, Nicolas

IPC: G06F15/78

CPC classification number: G06F15/7807

Abstract: Le système sur puce (SOC) comporte :
- au moins un domaine de microprocesseur (CPU_DMN) comportant un microprocesseur (CPU) et au moins une ressource (RES) ; et
- un système d'isolation des ressources (RIF) comportant un module de filtrage (RIS) pour chaque ressource et configuré pour détecter une violation de droits d'accès de sécurité (SEC, NSEC), de privilège (PRIV, NPRIV), et de compartimentation (CID) de la ressource, par des transactions arrivant à la ressource (RES).
Le module de filtrage (RIS) est configuré, en cas de violation d'au moins un droit d'accès de la ressource par une transaction, pour générer un premier signal d'erreur (ILAC_SEC, ILAC_PRIV, ILAC_CID) représentatif du droit d'accès violé de la ressource, et un deuxième signal d'erreur (ILAC_TRS_SEC, ILAC_TRS_CID) représentatif d'au moins un droit d'accès de cette transaction (TRS_SEC, TRS_CID).

公开(公告)号：EP4375845A1

公开(公告)日：2024-05-29

申请号：EP23209322.9

申请日：2023-11-13

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： PALLARDY, Loic

IPC: G06F15/78

CPC classification number: G06F15/7807

Abstract: Le système sur puce (SOC) comporte au moins un dispositif maître (MSTR), au moins une ressource esclave (RES), un bus d'interconnexion (BUS) comportant un canal de notification d'erreur (RREP), et un système d'isolation des ressources (RIF) comportant, pour chaque ressource, un circuit de protection (RISUP) configuré pour bloquer ou transmettre des transactions adressées à la ressource par le bus d'interconnexion (BUS), en fonction de droits d'accès de la ressource et de la transaction. Le circuit de protection (RISUP) est capable de générer un signal de notification (ILAC_BUS) sur le canal de notification d'erreur (RREP) du bus d'interconnexion (BUS) en cas de blocage d'une transaction.

公开(公告)号：EP4358384A1

公开(公告)日：2024-04-24

申请号：EP23202652.6

申请日：2023-10-10

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： BELET, Christophe

IPC: H02M1/00 ,  H02M3/156

CPC classification number: H02M3/156 ,  H02M1/0025 ,  H02M1/0045

Abstract: Selon un aspect, il est proposé un régulateur de tension (REG) comportant un circuit de pré-régulation (3) configuré pour générer une première tension d'alimentation (Vo) à partir d'une source de tension (VIN), un régulateur à faible chute de tension (1) configuré pour générer une deuxième tension d'alimentation (VOUT) à partir de la première tension d'alimentation (Vo), et configuré pour filtrer une composante basse-fréquence (Vbf) de la première tension d'alimentation (Vo).

公开(公告)号：EP4187393A1

公开(公告)日：2023-05-31

申请号：EP22207128.4

申请日：2022-11-14

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： PALLARDY, Loic ,  JAOUEN, Michel

IPC: G06F12/14 ,  G06F12/02 ,  G06F3/06 ,  G06F21/53 ,  G06F21/70 ,  G06F21/74

Abstract: Système, comprenant une première unité de traitement (UT1) configurée pour fonctionner dans un mode sécurisé et générer des requêtes d'accès mémoire ayant un niveau sécurisé, une deuxième unité de traitement (UT2) configurée pour fonctionner dans un mode non sécurisé et générer des requêtes d'accès mémoire ayant un niveau non sécurisé, une mémoire (MM) comportant une première zone mémoire (ZM1) pouvant être partagée entre la première unité de traitement et la deuxième unité de traitement, un dispositif de pare-feu (2) couplé entre la mémoire et la première et la deuxième unités de traitement, ayant des premiers moyens de pare feu (21) associés à la première zone mémoire, configurables par la deuxième unité de traitement, et ayant une première configuration dans laquelle ils autorisent un accès à la première zone mémoire en présence d'une requête d'accès de niveau sécurisé ou en présence d'une requête d'accès de niveau non sécurisé, et une deuxième configuration dans laquelle ils interdisent un accès à la première zone mémoire en présence d'une requête d'accès de niveau sécurisé et autorisent un accès à la première zone mémoire uniquement en présence d'une requête d'accès de niveau non sécurisé.

公开(公告)号：EP4187391A1

公开(公告)日：2023-05-31

申请号：EP22207120.1

申请日：2022-11-14

Applicant: STMicroelectronics (ALPS) SAS ,  STMicroelectronics (Grand Ouest) SAS

Inventor： PALLARDY, Loic ,  ANQUET, Nicolas

IPC: G06F12/14

Abstract: Au moins une ressource esclave du système sur puce contient un dispositif de mémoire (IMM1) incluant au moins une première zone mémoire. Un premier équipement maître (CPU1) est configuré pour définir des droits d'accès initiaux pour cette première zone mémoire, et pour déléguer, au moins temporairement, la gestion des accès de ladite au moins une première zone mémoire, à un deuxième équipement maître (CPU2), ce deuxième équipement maître étant configuré pour définir pour ladite au moins une première zone mémoire, des droits d'accès particuliers à partir des droits d'accès initiaux associés à cette première zone mémoire et de règles de droits d'accès. Des moyens de vérification (RISU1) sont configurés pour vérifier si une transaction destinée à ladite au moins une première zone mémoire, est bien autorisée à accéder à cette première zone mémoire en utilisant des droits d'accès associés à cette zone mémoire et en vigueur lors de la réception de ladite transaction, les droits d'accès en vigueur incluant les droits d'accès initiaux ou les droits d'accès particuliers, ou d'autres droits d'accès.

公开(公告)号：EP4145704A1

公开(公告)日：2023-03-08

申请号：EP22191050.8

申请日：2022-08-18

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： ALBESA, Franck

IPC: H03K21/38 ,  G06F1/26 ,  G06F21/57

Abstract: La présente description concerne un procédé comprenant :
- la protection (301,302) d'une séquence de démarrage d'un dispositif de traitement par des incrémentations d'une valeur de comptage générée par un compteur monotone ;
- une première durée après le début de la séquence de démarrage, la comparaison (305, 305'), par le circuit de protection, entre la valeur de comptage et une première valeur de référence ; et
- si la valeur de comptage est inférieure à la première valeur de référence, la modification (306, 306'), par le circuit de protection, de la valeur de comptage en la première valeur de référence.

公开(公告)号：EP4068128A1

公开(公告)日：2022-10-05

申请号：EP22164860.3

申请日：2022-03-28

Applicant: STMicroelectronics (ALPS) SAS ,  STMicroelectronics (Grand Ouest) SAS

Inventor： ALBESA, Franck ,  ANQUET, Nicolas

IPC: G06F21/57

Abstract: La présente description concerne un procédé de démarrage d'un dispositif de traitement (102), le procédé comprenant :
- la génération (303), par un compteur monotone et lors d'une première phase de démarrage, d'une première valeur de comptage ;
- la transmission, par le compteur monotone, de la première valeur de comptage à un circuit de contrôle d'accès d'une mémoire ;
- la lecture (305), sur la base de la première valeur de comptage, de premières données stockées dans la mémoire ;
- la génération (309), par ledit compteur et lors d'une deuxième phase de démarrage, d'une deuxième valeur de comptage supérieure à la première valeur de comptage, le circuit de contrôle d'accès de la mémoire (104) étant configuré de sorte que la lecture des premières données ne soit pas autorisée sur la base de la deuxième valeur de comptage.