Abstract:
PROBLEM TO BE SOLVED: To reduce attenuation of oscillation signals when two oscillation signals are switched and outputted from a common terminal. SOLUTION: This two-band oscillator includes: a first oscillation transistor 11 which outputs an oscillation signal of a first frequency band; a first inductor 12 which supplies power to a collector of the first oscillation transistor 11; a first switch element 16 which switches operations of the first oscillation transistor 11; a second oscillation transistor 21 which outputs an oscillation signal of a second frequency band; a second inductor 22 which supplies power to a collector of the second oscillation transistor 21; a second switch element 26 which switches operations of the second oscillation transistor 21; and an output terminal 30 which outputs the oscillation signal of the first frequency band or the oscillation signal of the second frequency band to the outside. The first switch element 16 is inserted between the first inductor 12 and the output terminal 30, and the second switch element 26 is inserted between the second inductor 22 and the output terminal 30. COPYRIGHT: (C)2007,JPO&INPIT
Abstract:
PROBLEM TO BE SOLVED: To provide a switching circuit by which non-selected circuits can be reliably turned to the disabled state and to provide a voltage-controlled oscillator having it. SOLUTION: When a switching voltage Vsw is low, for example, a PNP transistor Q1 is turned to a conductive state and a voltage is applied to a circuit which is connected on the side of a resistor R11. In this case, a PNP transistor Q2 is blocked and the voltage to a circuit connected on the side of a resistor R21 is interrupted. When the switching voltage Vsw is high, the PNP transistor Q1 is blocked and the voltage to the circuit connected on the side of the resistor R11 is interrupted. In this case, the PNP transistor Q2 is turned to the conductive state and a voltage is applied to the circuit connected on the side of the resistor R21. COPYRIGHT: (C)2005,JPO&NCIPI
Abstract:
발진기회로는, 모드신호에대한응답으로정상모드와저-전력모드사이에서선택적으로스위칭할수 있다. 정상모드동안, 발진기회로는, 비교적낮은주파수에러를갖는고-정확도클록신호를생성하기위해, 제 1 증폭기구성및 제 1 용량성로딩을이용할수 있다. 저전력모드동안, 발진기회로는, 최소의전력소모를사용하여저-전력클록신호를생성하기위해, 제 2 증폭기구성및 제 2 용량성로딩을이용할수 있다. 보상회로는, 저-전력모드동안비교적높은주파수에러를오프셋하기위해사용될수 있다.
Abstract:
조정 가능한 공진 회로(102)는 제1 커패시터의 제1 전극과 제2 전극 및 제2 커패시터의 제1 전극과 제2 전극 사이에 정합 커패시턴스를 제공하는 제1 커패시터들(104, 108, 216, 228, 232) 및 제2 커패시터들(106, 110, 218, 230, 234)를 포함한다. 딥 웰 장치는 기판(324)의 제2 웰(322, 328) 내에 배치된 제1 웰(320, 326)을 포함한다. 제1 커패시터 및 제2 커패시터 각각은 제1 웰 상에 배치될 수 있다. 제1 트랜지스터의 2개의 채널 전극(120, 130)은 제1 커패시터의 제2 전극(114, 304) 및 제2 커패시터의 제2 전극(118, 308)에 각각 결합된다. 제2 트랜지스터의 2개의 채널 전극(122, 132)은 제1 커패시터의 제2 전극 및 그라운드에 각각 결합된다. 제3 트랜지스터의 2개의 채널 전극(124, 134)은 제2 커패시터의 제2 전극 및 그라운드에 각각 결합된다. 제1 트랜지스터, 제2 트랜지스터, 및 제3 트랜지스터의 게이트 전극들(226, 314)은 조정 신호(126, 136)에 응답할 수 있고, 인덕터(144, 202)는 제1 커패시터 및 제2 커패시터의 제1 전극들(112, 116, 302, 306) 사이에 결합될 수 있다.
Abstract:
본 발명은 적어도 한 쌍의 커패시터들(C, C')의 제1단자들은 발진기에 연결되고 제2단자들은, 커패시터쌍(C, C')을 발진기의 발진회로에 통합하기 위하여, 스위칭 배치구성에 의해 제1기준전위(vss)와 선택적으로 연결될 수 있는 적어도 한 쌍의 커패시터들(C, C')을 포함하는 회로 장치에 의한, 발진기의 발진주파수의 조절, 특히 PLL 발진기의 디지털 거친 조절에 관한 것이고, 이 회로 장치는 제2단자들과 제1기준전위(vss)의 개별 연결을 위한 제1 FET들(T1, T1'), 제2단자들 서로 간의 연결을 위한 제2 FET(T2), 제2단자들과 제2기준전위(vdd)의 개별 연결을 위한 제3전계효과트랜지스터들(T3, T3')로서, 제2기준전위(vdd)는 제1기준전위(vss)와는 다른, 제3전계효과트랜지스터들(T3, T3')을 포함한다.
Abstract:
First and second amplifier circuits (4, 5) are connected to first and second resonance circuits (2, 3), respectively. First and second switch circuits (7, 8) constitute a selection circuit (6). The first and second switch circuits (7, 8) are used to selectively operate the first and second amplifier circuits (4, 5). A ground capacitor (C4) commonly used between the first and second amplifier circuits (4, 5) is connected to the output side of the aforementioned amplifier circuits. On the other hand, the first switch circuit (7) is connected to an auxiliary ground capacitor (C14) located between the first switch circuit (7) and the first amplifier circuit (4). This enables parallel connection of the auxiliary ground capacitor (C14) to the ground capacitor (C4) only when the first amplifier circuit (4) operates.
Abstract:
A switching circuit and a voltage controlled oscillator having the same are provided to disable a circuit in an unselected state apparently. The first PNP transistor(Q1) converts the state of collector output on the basis of the state of a conversion voltage applied to a base. The second PNP transistor(Q2) converts the state of collector output into an opposite state of the collector output of the first PNP transistor. The operations of a circuit connected to a collector of the first PNP transistor and a circuit connected to a collector of the second PNP transistor are converted, according to the state of collector output of the first and the second PNP transistor.