公开(公告)号：KR101376457B1

公开(公告)日：2014-03-27

申请号：KR1020137006637

申请日：2011-08-31

Applicant: 자일링크스 인코포레이티드

Inventor： 우파댜야야파라그 ,  키리브바실리

IPC: H03B5/12

CPC classification number: H03B5/1228 ,  H03B5/1212 ,  H03B5/124 ,  H03B5/1262 ,  H03B5/1265 ,  H03B2201/02 ,  H03B2201/0208 ,  H03B2201/0266

Abstract: 조정 가능한 공진 회로(102)는 제1 커패시터의 제1 전극과 제2 전극 및 제2 커패시터의 제1 전극과 제2 전극 사이에 정합 커패시턴스를 제공하는 제1 커패시터들(104, 108, 216, 228, 232) 및 제2 커패시터들(106, 110, 218, 230, 234)를 포함한다. 딥 웰 장치는 기판(324)의 제2 웰(322, 328) 내에 배치된 제1 웰(320, 326)을 포함한다. 제1 커패시터 및 제2 커패시터 각각은 제1 웰 상에 배치될 수 있다. 제1 트랜지스터의 2개의 채널 전극(120, 130)은 제1 커패시터의 제2 전극(114, 304) 및 제2 커패시터의 제2 전극(118, 308)에 각각 결합된다. 제2 트랜지스터의 2개의 채널 전극(122, 132)은 제1 커패시터의 제2 전극 및 그라운드에 각각 결합된다. 제3 트랜지스터의 2개의 채널 전극(124, 134)은 제2 커패시터의 제2 전극 및 그라운드에 각각 결합된다. 제1 트랜지스터, 제2 트랜지스터, 및 제3 트랜지스터의 게이트 전극들(226, 314)은 조정 신호(126, 136)에 응답할 수 있고, 인덕터(144, 202)는 제1 커패시터 및 제2 커패시터의 제1 전극들(112, 116, 302, 306) 사이에 결합될 수 있다.

公开(公告)号：KR1020130050975A

公开(公告)日：2013-05-16

申请号：KR1020137006637

申请日：2011-08-31

Applicant: 자일링크스 인코포레이티드

Inventor： 우파댜야야파라그 ,  키리브바실리

IPC: H03B5/12

CPC classification number: H03B5/1228 ,  H03B5/1212 ,  H03B5/124 ,  H03B5/1262 ,  H03B5/1265 ,  H03B2201/02 ,  H03B2201/0208 ,  H03B2201/0266

Abstract: 조정 가능한 공진 회로(102)는 제1 커패시터의 제1 전극과 제2 전극 및 제2 커패시터의 제1 전극과 제2 전극 사이에 정합 커패시턴스를 제공하는 제1 커패시터들(104, 108, 216, 228, 232) 및 제2 커패시터들(106, 110, 218, 230, 234)를 포함한다. 딥 웰 장치는 기판(324)의 제2 웰(322, 328) 내에 배치된 제1 웰(320, 326)을 포함한다. 제1 커패시터 및 제2 커패시터 각각은 제1 웰 상에 배치될 수 있다. 제1 트랜지스터의 2개의 채널 전극(120, 130)은 제1 커패시터의 제2 전극(114, 304) 및 제2 커패시터의 제2 전극(118, 308)에 각각 결합된다. 제2 트랜지스터의 2개의 채널 전극(122, 132)은 제1 커패시터의 제2 전극 및 그라운드에 각각 결합된다. 제3 트랜지스터의 2개의 채널 전극(124, 134)은 제2 커패시터의 제2 전극 및 그라운드에 각각 결합된다. 제1 트랜지스터, 제2 트랜지스터, 및 제3 트랜지스터의 게이트 전극들(226, 314)은 조정 신호(126, 136)에 응답할 수 있고, 인덕터(144, 202)는 제1 커패시터 및 제2 커패시터의 제1 전극들(112, 116, 302, 306) 사이에 결합될 수 있다.