公开(公告)号：EP4391394A1

公开(公告)日：2024-06-26

申请号：EP22306989.9

申请日：2022-12-22

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： HARNAY, Didier ,  SITTLER, François

IPC: H04B1/30

CPC classification number: H04B1/30

Abstract: The present disclosure relates to a method for demodulating a RF signal comprising the steps of:
determining the nearest harmonic of a clock signal from a central frequency (Frx) of a received frequency band;
if said nearest harmonic is in said frequency band, setting an intermediate frequency (IF) of a Near Zero Intermediate Frequency (NZIF) receiver to the difference (SpurOffset) between said central frequency (Frx) and said nearest harmonic.

公开(公告)号：EP4390734A1

公开(公告)日：2024-06-26

申请号：EP23216933.4

申请日：2023-12-14

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： JAOUEN, Michel

IPC: G06F21/51 ,  G06F21/57 ,  G06F21/44

CPC classification number: G06F21/44 ,  G06F21/51 ,  G06F21/572

Abstract: La présente description concerne un procédé de configuration d'un dispositif électronique configuré pour supporter au moins deux configurations, une des configurations étant installée, le dispositif comprenant une mémoire (14), la mémoire (14) comprenant, dans une région (22) à accès limité, un mot binaire (24) comprenant :
- une première valeur représentative de la version de la configuration installée ; et
- au moins une deuxième valeur indiquant quelles configurations peuvent être installées,
le procédé comprenant la détermination selon la deuxième valeur si la configuration qui tente d'être installée est permise.

公开(公告)号：EP4026031A1

公开(公告)日：2022-07-13

申请号：EP20761870.3

申请日：2020-09-02

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： RUELLE, Frederic

IPC: G06F21/57

公开(公告)号：EP3961934A1

公开(公告)日：2022-03-02

申请号：EP21193882.4

申请日：2021-08-30

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： CIMAZ, Lionel

IPC: H04B5/00 ,  H02J50/00

Abstract: La présente description concerne un procédé et un dispositif d'exécution d'un jeu d'instructions successives, dans lequel :
chaque instruction correspond à une commutation d'un signal (ctrl, n_ctrl, I, Q), un délai (T3, T3', T4, T5, T6, T7), et une condition sélectionnée parmi une première, une deuxième et une troisième conditions ;
chaque exécution d'une instruction comprend :
- effectuer, à l'expiration dudit délai, ladite commutation dudit signal si la condition est la première condition, si la condition est la deuxième condition et qu'un drapeau (flag) est à un état actif, et si la condition est la troisième condition et que le drapeau (flag) est à un état inactif, et
- ne pas effectuer ladite commutation si la condition est la deuxième condition et que le drapeau (flag) est à l'état inactif, et si la condition est la troisième condition et que le drapeau (flag) est à l'état actif ; et

une première instruction est représentative d'une première commutation d'un premier signal (ctrl), d'un premier délai (T3) et de la deuxième condition et est immédiatement suivie d'une deuxième instruction représentative de ladite première commutation dudit premier signal (ctrl), d'un deuxième délai (T3') et de la troisième condition.

公开(公告)号：EP3789898A1

公开(公告)日：2021-03-10

申请号：EP20194257.0

申请日：2020-09-03

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： RUELLE, Frederic

IPC: G06F21/57 ,  G06F21/60 ,  H04L9/08 ,  H04L29/06

Abstract: La présente description concerne un procédé de génération d'une clé symétrique (Key), dans lequel la clé symétrique est générée par un dispositif électronique (104) en fonction d'un programme de mise à jour d'un logiciel et d'une valeur secrète détenue par le dispositif électronique.

公开(公告)号：EP4246877A1

公开(公告)日：2023-09-20

申请号：EP23161394.4

申请日：2023-03-13

Applicant: STMICROELECTRONICS SA ,  STMicroelectronics (Grand Ouest) SAS

Inventor： BINIGUER, Thierry ,  BARATTE, Benjamin

IPC: H04L9/08

Abstract: La présente description concerne un procédé comprenant :
- la réception, par un premier circuit et en provenance d'un deuxième circuit, d'un premier identificateur (SAFEID) du deuxième circuit ;
- la génération, et le stockage dans une mémoire, d'au moins une clef (PAIRING KEY) par le premier circuit, sur la base : du premier identificateur ; d'un deuxième identificateur (ID) du premier circuit ; et d'une première clef (DHUK) ;
- la transmission par le premier circuit de ladite au moins une clef au deuxième circuit ;
- la suppression de la mémoire de ladite au moins une clef dans le premier circuit ;
- une nouvelle génération de ladite au moins une clef par le premier circuit en réponse à une demande de communication avec le deuxième circuit ; et
- l'exécution, par le premier circuit, d'une ou plusieurs opérations cryptographiques, sur la base de ladite moins une clef.

公开(公告)号：EP4187426A1

公开(公告)日：2023-05-31

申请号：EP22207117.7

申请日：2022-11-14

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： JAOUEN, Michel ,  PALLARDY, Loic ,  BARRE, Ludovic

IPC: G06F21/74 ,  G06F21/62 ,  G06F8/41 ,  G06F12/14

Abstract: Le procédé d'exécution d'un programme logiciel par une unité de traitement, pouvant avoir des contextes d'exécution de niveaux de droits d'accès sécurisé (CPU_Sec) et non-sécurisé (CPU_NSec), et/ou des contextes d'exécution de niveaux de droits d'accès privilégié (CPU_Priv) et non-privilégié (CPU_NPriv), comprend une phase de compilation (CMPL) générant des instructions en langage machine ayant un niveau de droits d'accès exclusivement sécurisé (inst_sub_sup) si ces instructions sont destinées à être exécutées dans le contexte d'exécution de niveau de droits d'accès sécurisé (CPU_Priv ; CPU_Sec), et des instructions ayant un niveau de droits d'accès non-privilégié (NPriv ; Nsec) si ces instructions sont destinées à être exécutées dans le contexte d'exécution de niveau de droits d'accès non-privilégié (CPU_NPriv ; CPU_NSec).

公开(公告)号：EP4124943A1

公开(公告)日：2023-02-01

申请号：EP22186688.2

申请日：2022-07-25

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： GREGOIRE, Fabien

IPC: G06F8/654 ,  G06F9/54

Abstract: Selon un aspect, il est proposé un système sur puce comprenant :
- une mémoire non volatile (MNV),
- un processeur (PROC) configuré pour exécuter :
o un système d'exploitation (OS) configuré pour recevoir des données selon un premier protocole de communication,
o un logiciel d'installation de programmes (SFT) configuré pour communiquer avec la mémoire non volatile (MNV) selon un deuxième protocole de communication,

dans lequel le système d'exploitation est également configuré pour :
- déterminer si des données reçus selon ledit premier protocole de communication sont des données de programme,
- mettre à disposition du logiciel d'installation (SFT) les données de programme,
- informer le logiciel d'installation que des données de programme ont été reçues,
et dans lequel le logiciel d'installation (SFT) est configuré pour enregistrer les données de programme dans ladite mémoire non volatile (MNV).

公开(公告)号：EP4068134A1

公开(公告)日：2022-10-05

申请号：EP22164862.9

申请日：2022-03-28

Applicant: STMicroelectronics (ALPS) SAS ,  STMicroelectronics (Grand Ouest) SAS

Inventor： ALBESA, Franck ,  ANQUET, Nicolas

IPC: G06F21/62 ,  G06F21/57

Abstract: La présente description concerne un procédé de débogage d'un dispositif de traitement, le procédé comprenant :
- la génération, par un compteur monotone, d'une première valeur de comptage ;
- la transmission (209), par le compteur monotone, de la première valeur de comptage à un circuit de contrôle d'accès au débogage ;
- la comparaison (211), par le circuit de contrôle d'accès au débogage, de la première valeur de comptage avec une ou plusieurs valeurs de référence ; et
- l'autorisation (215) ou l'interdiction (213) d'accès pour débogage, par le circuit de contrôle d'accès au débogage, sur la base de la comparaison.

公开(公告)号：EP4020245A1

公开(公告)日：2022-06-29

申请号：EP21217347.0

申请日：2021-12-23

Applicant: STMicroelectronics (Rousset) SAS ,  STMicroelectronics (Grand Ouest) SAS

Inventor： COUVRAND, Julien ,  ORLANDO, William

IPC: G06F15/167 ,  G06F21/60

Abstract: La présente description concerne un système électronique (5) comprenant un ou des premiers microprocesseurs (10), un deuxième microprocesseur (20) de gestion sécurisée de premières clés cryptographiques des premiers microprocesseurs, le deuxième microprocesseur étant configuré pour communiquer avec chaque premier microprocesseur et comprenant une première mémoire non volatile (23) dans laquelle est mémorisée au moins une deuxième clé, et pour chaque premier microprocesseur, une deuxième mémoire non volatile (30) externe au deuxième microprocesseur et contenant les premières clés du premier microprocesseur cryptées avec la deuxième clé.