-
公开(公告)号:TW201537719A
公开(公告)日:2015-10-01
申请号:TW104109627
申请日:2015-03-25
Applicant: 吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 宮腰武 , MIYAKOSHI, TAKESHI , 細山田澄和 , HOSOYAMADA, SUMIKAZU , 熊谷欣一 , KUMAGAYA, YOSHIKAZU , 近井智哉 , CHIKAI, TOMOSHIGE , 中村慎吾 , NAKAMURA, SHINGO , 松原寬明 , MATSUBARA, HIROAKI , 作元祥太朗 , SAKUMOTO, SHOTARO
IPC: H01L25/04 , H01L23/34 , H01L23/522
CPC classification number: H01L25/0657 , H01L21/486 , H01L23/3142 , H01L23/36 , H01L23/3677 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/45 , H01L24/48 , H01L24/73 , H01L25/105 , H01L2224/13013 , H01L2224/13111 , H01L2224/13147 , H01L2224/16225 , H01L2224/16227 , H01L2224/29191 , H01L2224/29294 , H01L2224/29339 , H01L2224/32225 , H01L2224/32245 , H01L2224/33181 , H01L2224/45015 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2224/73265 , H01L2225/0651 , H01L2225/06517 , H01L2225/06548 , H01L2225/06582 , H01L2225/06589 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2225/1094 , H01L2924/00014 , H01L2924/01029 , H01L2924/15311 , H01L2924/181 , H01L2924/3511 , H01L2924/00012 , H01L2924/20751 , H01L2924/01047 , H01L2924/00 , H01L2224/43
Abstract: 本發明之一實施型態之堆疊型半導體封裝,具有第一電路基板、第一半導體封裝、第二電路基板、第二半導體封裝、密封樹脂、導電層及散熱導孔。第一半導體封裝之一第一半導體元件安裝於第一電路基板。第二半導體封裝之一第二半導體元件安裝於第二電路基板,且第二半導體封裝堆疊於第一半導體封裝。密封樹脂密封第一半導體元件。導電層接觸配置於密封樹脂。散熱導孔係與導電層連接且配置於第一電路基板上。
Abstract in simplified Chinese: 本发明之一实施型态之堆栈型半导体封装,具有第一电路基板、第一半导体封装、第二电路基板、第二半导体封装、密封树脂、导电层及散热导孔。第一半导体封装之一第一半导体组件安装于第一电路基板。第二半导体封装之一第二半导体组件安装于第二电路基板,且第二半导体封装堆栈于第一半导体封装。密封树脂密封第一半导体组件。导电层接触配置于密封树脂。散热导孔系与导电层连接且配置于第一电路基板上。
-
公开(公告)号:TW201421644A
公开(公告)日:2014-06-01
申请号:TW102141746
申请日:2013-11-15
Applicant: 吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 須田亨 , SUDA, TORU
CPC classification number: H01L23/3157 , H01L21/563 , H01L23/147 , H01L23/3128 , H01L23/3192 , H01L23/49827 , H01L23/49833 , H01L23/49838 , H01L23/556 , H01L24/05 , H01L24/06 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/81 , H01L24/92 , H01L24/94 , H01L25/00 , H01L25/0657 , H01L25/50 , H01L2224/02245 , H01L2224/02255 , H01L2224/0226 , H01L2224/0401 , H01L2224/04042 , H01L2224/05124 , H01L2224/05552 , H01L2224/05554 , H01L2224/05571 , H01L2224/05647 , H01L2224/05655 , H01L2224/06051 , H01L2224/06155 , H01L2224/06156 , H01L2224/11462 , H01L2224/131 , H01L2224/16145 , H01L2224/16225 , H01L2224/26145 , H01L2224/26175 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73207 , H01L2224/73265 , H01L2224/81193 , H01L2224/92125 , H01L2224/92225 , H01L2224/92247 , H01L2224/94 , H01L2225/0651 , H01L2225/06513 , H01L2225/06568 , H01L2924/00014 , H01L2924/10162 , H01L2924/10253 , H01L2924/14 , H01L2924/15311 , H01L2924/157 , H01L2924/181 , H01L2924/19107 , H01L2924/00012 , H01L2224/03 , H01L2224/11 , H01L2924/014 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本發明提供一種不阻礙外部電極與接合線之電性接觸,且不成為縮小化及量產化之障礙之CoC連接之半導體裝置。本發明之半導體裝置包括矩形狀之下側半導體元件、多個外部電極、多個內部電極、障壁圖案、上側半導體元件及樹脂。外部電極沿著下側半導體元件之邊緣排列並形成於下側半導體元件上。內部電極經由多個配線圖案而分別與外部電極電性連接,且排列並形成於下側半導體元件上。障壁圖案包圍外部電極。上側半導體元件以多個端子分別與內部電極電性連接之方式而搭載於下側半導體元件上。樹脂滴下並流入至下側半導體元件與上側半導體元件之間。
Abstract in simplified Chinese: 本发明提供一种不阻碍外部电极与接合线之电性接触,且不成为缩小化及量产化之障碍之CoC连接之半导体设备。本发明之半导体设备包括矩形状之下侧半导体组件、多个外部电极、多个内部电极、障壁图案、上侧半导体组件及树脂。外部电极沿着下侧半导体组件之边缘排列并形成于下侧半导体组件上。内部电极经由多个配线图案而分别与外部电极电性连接,且排列并形成于下侧半导体组件上。障壁图案包围外部电极。上侧半导体组件以多个端子分别与内部电极电性连接之方式而搭载于下侧半导体组件上。树脂滴下并流入至下侧半导体组件与上侧半导体组件之间。
-
公开(公告)号:TW201415464A
公开(公告)日:2014-04-16
申请号:TW102136871
申请日:2013-10-11
Applicant: 吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 板倉悟 , ITAKURA, SATORU , 勝又章夫 , KATSUMATA, AKIO , 梅木昭宏 , UMEKI, AKIHIRO , 白石靖 , SHIRAISHI, YASUSHI , 阿部純一郎 , ABE, JUNICHIRO
IPC: G11C16/06 , H01L27/115
CPC classification number: G11C16/30 , G06F3/00 , G11C5/02 , G11C5/025 , G11C5/06 , G11C5/063 , G11C7/10 , G11C7/1069 , G11C11/4096 , H01L22/10 , H01L25/0657 , H01L25/105 , H01L25/18 , H01L2224/16225 , H01L2225/06562 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/19105
Abstract: 本發明提供一種將電源IC或各種被動元件模組化而應對控制器電源電壓之低電壓化或控制器及多個NAND型快閃記憶體之電源化之半導體記憶裝置。本發明之半導體記憶裝置100包括於背面具有BGA端子之一控制器封裝110及搭載於其上之至少一記憶體封裝120。各記憶體封裝120包含多個半導體記憶元件。控制器封裝包含於背面具有BGA端子之一底基板、一電源IC及一控制器。電源IC搭載於底基板上且供給多個電源。控制器搭載於底基板上,並藉由自電源IC供給之多個電源而進行動作,且經由BGA端子而對於一外部系統提供介面,並且控制對於半導體記憶元件之讀出及寫入動作。
Abstract in simplified Chinese: 本发明提供一种将电源IC或各种被动组件模块化而应对控制器电源电压之低电压化或控制器及多个NAND型闪存之电源化之半导体记忆设备。本发明之半导体记忆设备100包括于背面具有BGA端子之一控制器封装110及搭载于其上之至少一内存封装120。各内存封装120包含多个半导体记忆组件。控制器封装包含于背面具有BGA端子之一底基板、一电源IC及一控制器。电源IC搭载于底基板上且供给多个电源。控制器搭载于底基板上,并借由自电源IC供给之多个电源而进行动作,且经由BGA端子而对于一外部系统提供界面,并且控制对于半导体记忆组件之读出及写入动作。
-
公开(公告)号:TW201349443A
公开(公告)日:2013-12-01
申请号:TW102110840
申请日:2013-03-27
Applicant: 吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 梅木昭宏 , UMEKI, AKIHIRO , 蛭田陽一 , HIRUTA, YOICHI
CPC classification number: H01L23/28 , H01L21/56 , H01L22/32 , H01L23/3128 , H01L23/3135 , H01L23/34 , H01L23/4334 , H01L23/49816 , H01L23/49827 , H01L23/5389 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/03 , H01L25/0657 , H01L2224/16145 , H01L2224/32145 , H01L2224/32155 , H01L2224/45139 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/73207 , H01L2224/73215 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06568 , H01L2225/06589 , H01L2924/00014 , H01L2924/15153 , H01L2924/15311 , H01L2924/181 , H01L2924/19107 , H01L2924/3511 , H01L2224/32225 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本發明之目的在於解決在包含封裝基板、第一半導體封裝件、及半導體裸晶片的半導體模組中,由於第一半導體封裝件的翹曲所引起之銲線短路的發生、及樹脂封裝時的未充填等之問題。本發明之半導體模組10,係具有在第一封裝基板上搭載半導體裸晶片並加以樹脂封裝而成的半導體封裝件6、半導體裸晶片2、及第二封裝基板12的半導體模組10,其中前述半導體封裝件6搭載於前述第二封裝基板12上,且前述半導體裸晶片2搭載於前述半導體封裝件6上。
Abstract in simplified Chinese: 本发明之目的在于解决在包含封装基板、第一半导体封装件、及半导体裸芯片的半导体模块中,由于第一半导体封装件的翘曲所引起之焊线短路的发生、及树脂封装时的未充填等之问题。本发明之半导体模块10,系具有在第一封装基板上搭载半导体裸芯片并加以树脂封装而成的半导体封装件6、半导体裸芯片2、及第二封装基板12的半导体模块10,其中前述半导体封装件6搭载于前述第二封装基板12上,且前述半导体裸芯片2搭载于前述半导体封装件6上。
-
公开(公告)号:TWI688015B
公开(公告)日:2020-03-11
申请号:TW105109982
申请日:2016-03-30
Applicant: 日商吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 渡邉真司 , WATANABE, SHINJI , 岩崎俊寬 , IWASAKI, TOSHIHIRO , 玉川道昭 , TAMAKAWA, MICHIAKI
-
公开(公告)号:TWI677118B
公开(公告)日:2019-11-11
申请号:TW104141077
申请日:2015-12-08
Applicant: 日商吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 松原寛明 , MATSUBARA, HIROAKI , 岩崎俊寛 , IWASAKI, TOSHIHIRO , 近井智哉 , CHIKAI, TOMOSHIGE , 石堂仁則 , ISHIDO, KIMINORI , 渡邉真司 , WATANABE, SHINJI , 玉川道昭 , TAMAKAWA, MICHIAKI
-
公开(公告)号:TW201810454A
公开(公告)日:2018-03-16
申请号:TW106119829
申请日:2017-06-14
Applicant: 吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 荒木誠太 , ARAKI, SEITA , 北野一彥 , KITANO, KAZUHIKO
CPC classification number: H01L21/561 , H01L21/56 , H01L21/78 , H01L23/3128 , H01L24/03 , H01L24/19 , H01L24/20
Abstract: 在此提供一種具備高良率之半導體封裝件之製造方法。關於本發明之一實施型態之半導體封裝件之製造方法包含以下步驟。準備至少一半導體裝置,半導體裝置具備外部端子,於基材上以前述外部端子非朝向前述基材之方式配置半導體裝置。於設置有前述至少一半導體裝置之基材上以圍繞前述半導體裝置之周圍之方式形成框體。形成樹脂絕緣層,樹脂絕緣層於前述框體之內側含有樹脂絕緣材料,以密封前述半導體裝置。
Abstract in simplified Chinese: 在此提供一种具备高良率之半导体封装件之制造方法。关于本发明之一实施型态之半导体封装件之制造方法包含以下步骤。准备至少一半导体设备,半导体设备具备外部端子,于基材上以前述外部端子非朝向前述基材之方式配置半导体设备。于设置有前述至少一半导体设备之基材上以围绕前述半导体设备之周围之方式形成框体。形成树脂绝缘层,树脂绝缘层于前述框体之内侧含有树脂绝缘材料,以密封前述半导体设备。
-
公开(公告)号:TW201806056A
公开(公告)日:2018-02-16
申请号:TW106116686
申请日:2017-05-19
Applicant: 吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 甲斐稔 , KAI, MINORU
IPC: H01L21/67 , H01L21/68 , H01L23/14 , H01L23/498
CPC classification number: H01L21/67132 , H01L21/67144 , H01L21/681 , H01L21/6838 , H01L23/147 , H01L23/49833 , H01L24/05 , H01L24/75
Abstract: 在此提供一種半導體製造裝置及半導體裝置之製造方法,能夠維持半導體晶片對於被搭載體之被接合面之搭載精確度,且能夠縮短晶粒附著所耗費的時間。半導體製造裝置包含工作台、吸附控制部、擷取部及控制部。工作台接續於真空產生器,且用以吸附具有多個半導體晶片之半導體晶圓。吸附控制部接續於工作台及真空產生器,且用以控制工作台與真空產生器間之接續情形。擷取部用以分別擷取各個半導體晶片。控制部用以控制擷取部之移動及旋轉,且用以控制吸附控制部。控制部用以控制擷取部將半導體晶片自工作台移動至且接合於支撐基板上之裝設位置。
Abstract in simplified Chinese: 在此提供一种半导体制造设备及半导体设备之制造方法,能够维持半导体芯片对于被搭载体之被接合面之搭载精确度,且能够缩短晶粒附着所耗费的时间。半导体制造设备包含工作台、吸附控制部、截取部及控制部。工作台接续于真空产生器,且用以吸附具有多个半导体芯片之半导体晶圆。吸附控制部接续于工作台及真空产生器,且用以控制工作台与真空产生器间之接续情形。截取部用以分别截取各个半导体芯片。控制部用以控制截取部之移动及旋转,且用以控制吸附控制部。控制部用以控制截取部将半导体芯片自工作台移动至且接合于支撑基板上之装设位置。
-
公开(公告)号:TW201633485A
公开(公告)日:2016-09-16
申请号:TW104141901
申请日:2015-12-14
Applicant: 吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 池元義彦 , IKEMOTO, YOSHIHIKO , 澤地茂典 , SAWACHI, SHIGENORI , 谷口文彦 , TANIGUCHI, FUMIHIKO , 勝又章夫 , KATSUMATA, AKIO
IPC: H01L23/498 , H01L23/31
CPC classification number: H01L23/3142 , H01L23/3128 , H01L23/49816 , H01L23/5227 , H01L23/552 , H01L24/19 , H01L24/20 , H01L2224/04105 , H01L2224/12105 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267
Abstract: 本發明提供一種即使使用金屬平板作為支持體也能減少金屬平板中的渦電流之產生及提高其中的RF電路的Q值之半導體裝置。本發明之半導體裝置包括:金屬平板1;第一絕緣材料層4a,其係形成於該金屬平板1的一個主面上;半導體晶片2,其係以元件電路面朝上的方式透過黏著層3安裝在該第一絕緣材料層4a的表面上;第二絕緣材料層4b,其係密封該半導體晶片2及其周邊;配線層5,其係設在該第二絕緣材料層4b中且部分延伸到該半導體晶片2的周邊區域;導通部6,其係設在該第二絕緣材料層4b中且將該半導體晶片2的元件電路面上的電極22與該配線層5連接起來;以及外部電極7,其係形成於該配線層5上。
Abstract in simplified Chinese: 本发明提供一种即使使用金属平板作为支持体也能减少金属平板中的涡电流之产生及提高其中的RF电路的Q值之半导体设备。本发明之半导体设备包括:金属平板1;第一绝缘材料层4a,其系形成于该金属平板1的一个主面上;半导体芯片2,其系以组件电路面朝上的方式透过黏着层3安装在该第一绝缘材料层4a的表面上;第二绝缘材料层4b,其系密封该半导体芯片2及其周边;配线层5,其系设在该第二绝缘材料层4b中且部分延伸到该半导体芯片2的周边区域;导通部6,其系设在该第二绝缘材料层4b中且将该半导体芯片2的组件电路面上的电极22与该配线层5连接起来;以及外部电极7,其系形成于该配线层5上。
-
公开(公告)号:TW201628150A
公开(公告)日:2016-08-01
申请号:TW104144388
申请日:2015-12-30
Applicant: 吉帝偉士股份有限公司 , J-DEVICES CORPORATION
Inventor: 茂田誠 , MODA, MAKOTO
IPC: H01L23/495 , H01L23/538
CPC classification number: H01L25/0657 , H01L23/36 , H01L23/49861 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/83 , H01L29/0657 , H01L2224/05554 , H01L2224/26145 , H01L2224/2919 , H01L2224/29294 , H01L2224/29339 , H01L2224/2939 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/45144 , H01L2224/45147 , H01L2224/48227 , H01L2224/49113 , H01L2224/49173 , H01L2224/73215 , H01L2224/73265 , H01L2224/83101 , H01L2224/83365 , H01L2225/06555 , H01L2225/06589 , H01L2924/00014 , H01L2924/10158 , H01L2924/00 , H01L2224/85399 , H01L2224/05599
Abstract: 課題在於提供一種小型化、薄型化且品質提升之半導體裝置。半導體裝置包含封裝基板及堆疊於封裝基板上之多個半導體晶片。多個半導體晶片中之至少一者之背面之周緣部具有段差部。
Abstract in simplified Chinese: 课题在于提供一种小型化、薄型化且品质提升之半导体设备。半导体设备包含封装基板及堆栈于封装基板上之多个半导体芯片。多个半导体芯片中之至少一者之背面之周缘部具有段差部。
-
-
-
-
-
-
-
-
-