中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1362 records (took 0.025 seconds)

    DISPOSITIF ELECTRONIQUE A PUCES ELECTRONIQUES EMPILEES
    22.
    发明专利
    DISPOSITIF ELECTRONIQUE A PUCES ELECTRONIQUES EMPILEES 未知

    公开(公告)号：FR3051974A1

    公开(公告)日：2017-12-01

    申请号：FR1654746

    申请日：2016-05-26

    Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS

    Inventor： SAUGIER ERIC

    IPC: H01L23/52 ,  H01L21/98 ,  H01L23/48

    Abstract: Dispositif électronique comprenant une plaquette de support (2); au moins une première puce électronique (4) et une deuxième puce (15) ; dans lequel la première puce (4) est montée sur la plaquette de support (2) par l'intermédiaire d'éléments interposés de connexion électrique (14) reliant un réseau avant de connexion électrique (8) de la première puce et un réseau de connexion électrique (3) de la plaquette de support ; la deuxième puce (15) est montée sur la première puce par l'intermédiaire d'éléments interposés de connexion électrique (21) reliant un réseau avant de connexion électrique (19) de la deuxième puce et un réseau arrière de connexion électrique (11) de la première puce ; et des fils de connexion électrique (22) relient le réseau arrière de connexion électrique de la première puce et le réseau de connexion électrique de la plaquette de support.

    Verfahren zum Managen des Betriebs eines Testmodus eines Logikbauteils mit Wiederherstellung des Zustandes vor dem Test
    24.
    发明专利
    Verfahren zum Managen des Betriebs eines Testmodus eines Logikbauteils mit Wiederherstellung des Zustandes vor dem Test 未知

    公开(公告)号：DE112015003151T5

    公开(公告)日：2017-04-27

    申请号：DE112015003151

    申请日：2015-05-28

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (GRENOBLE 2) SAS

    Inventor： DAVEAU JEAN-MARC ,  ROCHE PHILIPPE ,  FUIN DIDIER

    IPC: G01R31/3187 ,  G01R31/317 ,  G01R31/3185

    Abstract: Vorrichtung (5) mit einer integrierten Schaltung mit einer Menge von N Flip-Flops (1 bis 4), die über ihren jeweiligen Testeingang (ti) und ihren jeweiligen Testausgang (tq) in Reihe gekoppelt sind, um eine Kette von N Flip-Flops (1 bis 4) zu bilden. Die Vorrichtung (5) umfasst eine Steuerschaltung (7), die dazu konfiguriert ist, nach einem normalen Betriebsmodus der Flip-Flops (1 bis 4) die N Flip-Flops (1 bis 4) in einen Testmodus zu setzen, in dem der Testeingang (ti) des ersten Flip-Flops (1) der Kette eine erste Sequenz von Testbits empfangen soll, einen Speicher (6), der dazu konfiguriert ist, die Sequenz von N Werten, die durch den Testausgang (tq) des letzten Flip-Flops (4) der Kette geliefert werden, aufzuzeichnen, wobei die Steuerschaltung dazu konfiguriert ist, am Testeingang (ti) des ersten Flip-Flops (1) der Kette zu liefern, die Sequenz von N gespeicherten Werten empfangen soll, um den Zustand der N Flip-Flops vor ihrem Setzen in den Testmodus wiederherzustellen.

    SYSTEME DE VERIFICATION DE L’INTEGRITE D’UNE COMMUNICATION ENTRE DEUX CIRCUITS
    27.
    发明专利
    SYSTEME DE VERIFICATION DE L’INTEGRITE D’UNE COMMUNICATION ENTRE DEUX CIRCUITS 未知

    公开(公告)号：FR3038188A1

    公开(公告)日：2016-12-30

    申请号：FR1556064

    申请日：2015-06-29

    Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS

    Inventor： RIES GILLES ,  GOULAHSEN ABDELAZIZ

    IPC: H04L29/02 ,  G06F21/60

    Abstract: L'invention est relative à un procédé de vérification de l'intégrité d'une communication entre un circuit maître (SoC) et un circuit esclave (DDR), comprenant les étapes consistant à envoyer des transactions du circuit maître au circuit esclave ; mettre à jour une première signature cyclique multi-bits (20) à partir de chaque transaction telle que présente dans le circuit maître ; mettre à jour une deuxième signature cyclique multi-bits (22), de même nature que la première, à partir de chaque transaction telle que reçue dans le circuit esclave; et comparer un seul bit (S) de la deuxième signature cyclique à un bit de même position de la première signature cyclique.

    PROCEDE ET DISPOSITIF DE GENERATION D'UNE REPRESENTATION MULTI-RESOLUTIONS D'UNE IMAGE ET APPLICATION A LA DETECTION D'OBJET
    29.
    发明专利
    PROCEDE ET DISPOSITIF DE GENERATION D'UNE REPRESENTATION MULTI-RESOLUTIONS D'UNE IMAGE ET APPLICATION A LA DETECTION D'OBJET 未知

    公开(公告)号：FR3035251A1

    公开(公告)日：2016-10-21

    申请号：FR1553461

    申请日：2015-04-17

    Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

    Inventor： TALAYSSAT JACQUES ,  CLEYET-MERLE SEBASTIEN ,  SCHWAMBACH COSTA VITOR

    IPC: G06T3/40 ,  G06V30/144

    Abstract: Dispositif (4) de génération en temps réel d'une représentation multi-résolution d'une image numérique, comprenant une mémoire principale (6) apte à stocker une succession de représentations principales (A, B, C) de l'image à des résolutions principales différentes, une mémoire locale (7) couplée à la mémoire principale (6) via un bus (8) et apte à stocker une représentation principale (A, B, C) courante, et un traitement configuré pour, pour au moins une représentation principale (A, B, C) : a) charger au moins une partie de ladite représentation principale (A, B, C) courante dans la mémoire locale (7), b) faire parcourir ladite représentation principale (A, B, C) courante par une fenêtre de détection (F) rectangulaire, c) optionnellement, selon la nature du classifieur utilisé, et à chaque position (Fi) du parcours, calculer une image intégrale de ladite fenêtre (F), d) déterminer au moins une représentation intermédiaire (A-1, A-2, B-1, B-2) de l'image ayant une résolution intermédiaire comprise entre la résolution de la représentation principale (A, B) courante et la résolution de la représentation principale suivante (B, C), faire parcourir ladite représentation intermédiaire (A-1, A-2, B-1, B-2) par la fenêtre (F) rectangulaire, et optionnellement, selon la nature du classifieur utilisé, et à chaque position (Fi) du parcours, calculer une image intégrale de ladite fenêtre (F)..

    PROCEDE DE SELECTION D’UNE SOLUTION DE PLACEMENT DES PIXELS D’UNE IMAGE EN FONCTION DU RENDU VISUEL
    30.
    发明专利
    PROCEDE DE SELECTION D’UNE SOLUTION DE PLACEMENT DES PIXELS D’UNE IMAGE EN FONCTION DU RENDU VISUEL 未知

    公开(公告)号：FR3033116A1

    公开(公告)日：2016-08-26

    申请号：FR1551460

    申请日：2015-02-20

    Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS

    Inventor： NICOLAS MARINA

    IPC: H04N19/88

    Abstract: L'invention concerne un procédé de traitement d'image, mis en œuvre dans un calculateur, le procédé comprenant des étapes : d'application d'un traitement par groupe de pixels à une image d'origine, pour chaque groupe de pixels, calcul d'un cumul d'écarts de valeurs ou de positions des pixels du groupe de pixels, et pour chaque groupe de pixels, d'attribution dans un signal d'image final d'une position de pixel du groupe de pixels à chaque valeur de pixel du groupe de pixels, de manière à minimiser le cumul d'écarts calculé pour le groupe de pixels en fonction des écarts calculés, et/ou pour chaque groupe de pixels, déterminer une intensité de filtrage en fonction du cumul d'écarts calculé pour le groupe de pixels, et appliquer au groupe de pixels un filtrage ayant l'intensité de filtrage.

Patent Agency Ranking