-
公开(公告)号：CN114678355A
公开(公告)日：2022-06-28
申请号：CN202111391234.X
申请日：2021-11-23
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 公开了半导体装置。所述半导体装置包括：有源区，在第一方向上延伸；多个沟道层，在有源区上；栅极结构，在第二方向上延伸；以及源区/漏区，设置在有源区上，并且连接到多个沟道层中的每个，其中，源区/漏区包括：第一外延层，具有下端部分和沿着多个沟道层的侧表面连续延伸的侧壁部分，并且第一外延层掺杂有第一杂质；以及第二外延层，在第一外延层上，具有与第一外延层的成分不同的成分，并且掺杂有第二杂质，其中，第一杂质在第一外延层的成分中的扩散率低于第二杂质在第一外延层的成分中将具有的扩散率。
-
公开(公告)号：CN105870167B
公开(公告)日：2021-06-29
申请号：CN201610083064.1
申请日：2016-02-06
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088
Abstract: 本公开提供集成电路器件。一种集成电路器件包括：源极/漏极区域，其具有在其顶部中的凹陷；接触插塞，其在源极/漏极区域上从凹陷内部延伸；以及金属硅化物层，其用作凹陷的衬里，并具有覆盖接触插塞的底面的第一部分和与第一部分成一体并覆盖接触插塞的侧面的下部的第二部分。硅化物层的第二部分可以具有与硅化物层的第一部分的厚度不同的厚度。硅化物层在相对低的温度形成，以在源极/漏极区域与接触插塞之间提供改善的电阻特性。
-
公开(公告)号：CN107068565B
公开(公告)日：2021-06-08
申请号：CN201610879028.6
申请日：2016-10-08
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种半导体器件和一种制造半导体器件的方法。可在衬底上形成伪栅电极层和伪栅极掩模层。可将伪栅极掩模层图案化以形成伪栅极掩模，从而暴露出伪栅电极层的一部分。可通过倾斜离子注入将离子注入伪栅电极层的暴露部分中以及伪栅电极层的与伪栅电极层的暴露部分邻近的一部分中，以在伪栅电极层中形成生长阻挡层。可利用伪栅极掩模作为蚀刻掩模对伪栅电极层进行蚀刻，以形成伪栅电极。可在包括伪栅电极和伪栅极掩模的伪栅极结构的侧表面上形成间隔件。可执行选择性外延生长工艺，以形成外延层。
-
公开(公告)号：CN111952371A
公开(公告)日：2020-11-17
申请号：CN202010200281.0
申请日：2020-03-20
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/417 , H01L29/423 , H01L29/06
Abstract: 提供了一种半导体器件，所述半导体器件包括：位于衬底上的有源图案，所述有源图案包括凹槽，所述凹槽具有“V”形；位于所述凹槽上的生长阻止图案；位于所述有源图案的在所述凹槽的相对侧的部分上的栅极结构；在垂直于所述衬底的上表面的竖直方向上彼此间隔开的沟道，每个所述沟道延伸穿过所述栅极结构之一；以及位于所述生长阻止图案上的源/漏层，所述源/漏层接触所述沟道。
-
公开(公告)号：CN111415991A
公开(公告)日：2020-07-14
申请号：CN202010016458.1
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。
-
Patent Agency Ranking
公开(公告)号：CN111415990A
公开(公告)日：2020-07-14
申请号：CN202010014972.1
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。
-
公开(公告)号：CN110137137A
公开(公告)日：2019-08-16
申请号：CN201910103231.8
申请日：2019-02-01
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L29/78
Abstract: 一种集成电路半导体器件包括：第一区域，具有第一有源图案，该第一有源图案具有第一突出部分和第一凹陷部分；以及第二区域，具有第二有源图案，该第二有源图案具有第二突出部分和第二凹陷部分。第一栅极图案在第一突出部分上。第二栅极图案在第二突出部分上。第一源极/漏极区域在第一有源图案的第一凹陷部分之一上且在第一栅极图案中的两个之间。第一源极/漏极区域在其上部具有第一增强外延层。第二源极/漏极区域在第二有源图案的第二凹陷部分之一上且在第二栅极图案中的两个之间。第二源极/漏极区域具有第二增强外延层，该第二增强外延层具有与第一增强外延层的第一外延生长表面不同地成形的外延生长表面。
-
公开(公告)号：CN105870167A
公开(公告)日：2016-08-17
申请号：CN201610083064.1
申请日：2016-02-06
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088
CPC classification number: H01L29/41791 , H01L21/76805 , H01L21/76846 , H01L21/823418 , H01L21/823425 , H01L21/823431 , H01L21/823475 , H01L21/823814 , H01L21/823871 , H01L23/485 , H01L27/0924 , H01L29/0847 , H01L29/1604 , H01L29/165 , H01L29/41783 , H01L29/66795 , H01L29/7848 , H01L29/785 , H01L2029/7858 , H01L27/0886 , H01L29/1033 , H01L29/42356
Abstract: 本公开提供集成电路器件。一种集成电路器件包括：源极/漏极区域，其具有在其顶部中的凹陷；接触插塞，其在源极/漏极区域上从凹陷内部延伸；以及金属硅化物层，其用作凹陷的衬里，并具有覆盖接触插塞的底面的第一部分和与第一部分成一体并覆盖接触插塞的侧面的下部的第二部分。硅化物层的第二部分可以具有与硅化物层的第一部分的厚度不同的厚度。硅化物层在相对低的温度形成，以在源极/漏极区域与接触插塞之间提供改善的电阻特性。
-
公开(公告)号：CN119677099A
公开(公告)日：2025-03-21
申请号：CN202411261804.7
申请日：2024-09-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底；位线，所述位线在所述衬底上沿第一方向延伸；位于所述位线上的第一垂直沟道图案和第二垂直沟道图案；背栅电极，所述背栅电极位于所述第一垂直沟道图案与所述第二垂直沟道图案之间并且跨越所述位线在与所述第一方向垂直的第二方向上延伸；第一字线，所述第一字线从所述第一垂直沟道图案的一侧在所述第二方向上延伸；第二字线，所述第二字线从所述第二垂直沟道图案的另一侧在所述第二方向上延伸；以及接触图案，所述接触图案连接到所述第一垂直沟道图案和所述第二垂直沟道图案中的每一者。当从截面图观察时，所述第一垂直沟道图案和所述第二垂直沟道图案中的每一者呈长边彼此面向的梯形形状。
-
公开(公告)号：CN111415991B
公开(公告)日：2025-02-07
申请号：CN202010016458.1
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.036 seconds)
