公开(公告)号：CN109427900B

公开(公告)日：2024-03-08

申请号：CN201810568075.8

申请日：2018-06-05

Applicant: 三星电子株式会社

Inventor： 金真范 ,  朴台镇 ,  李钟旼 ,  金锡勋 ,  徐东灿 ,  柳廷昊 ,  成河圭 ,  申东石

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

公开(公告)号：CN109494221B

公开(公告)日：2024-02-20

申请号：CN201811052594.5

申请日：2018-09-10

Applicant: 三星电子株式会社

Inventor： 刘贤琯 ,  金成玟 ,  申东石 ,  李承勳 ,  金洞院

IPC: H01L27/092 ,  H01L29/06 ,  H01L29/78

Abstract: 本公开提供一种半导体装置，其可包括第一有源鳍、第二有源鳍及栅极结构。所述第一有源鳍可在衬底上在第一方向上延伸，且可包括第一直线延伸部分、第二直线延伸部分及位于所述第一直线延伸部分与所述第二直线延伸部分之间的弯曲部分。所述第二有源鳍可在所述衬底上在所述第一方向上延伸。所述栅极结构可在所述衬底上在与所述第一方向垂直的第二方向上延伸。所述栅极结构可与所述第一有源鳍的所述第一直线延伸部分及所述第二直线延伸部分中的一者交叉，且可与所述第二有源鳍交叉。本公开的半导体装置具有良好的性能。

公开(公告)号：CN116093107A

公开(公告)日：2023-05-09

申请号：CN202211241779.7

申请日：2022-10-11

Applicant: 三星电子株式会社

Inventor： 许洋 ,  赵南奎 ,  金锡勳 ,  金容丞 ,  朴判貴 ,  申东石 ,  李相吉 ,  李始炯

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/08

Abstract: 提供了一种半导体装置，所述半导体装置包括：多个鳍式图案，在基底上在第一方向上彼此间隔开并在第二方向上延伸；场绝缘层，覆盖多个鳍式图案的侧壁并设置在鳍式图案之间；源极/漏极图案，在场绝缘层上连接到多个鳍式图案，源极/漏极图案包括分别连接到鳍式图案的底表面和将底表面彼此连接的至少一个连接表面；以及密封绝缘图案，沿着源极/漏极图案的连接表面和场绝缘层的上表面延伸，其中，源极/漏极图案包括掺杂有p型杂质的硅锗图案。

公开(公告)号：CN107437565B

公开(公告)日：2022-02-11

申请号：CN201710399194.0

申请日：2017-05-31

Applicant: 三星电子株式会社

Inventor： 刘贤琯 ,  金镜浩 ,  申东石

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件包括：在基板上的包括第一区域和第二区域的场绝缘膜；在场绝缘膜的第一区域中的凹槽；在场绝缘膜的第二区域上的栅电极；以及沿栅电极的侧壁和凹槽的侧壁的栅间隔物。

公开(公告)号：CN106972053B

公开(公告)日：2020-10-13

申请号：CN201611093812.0

申请日：2016-12-01

Applicant: 三星电子株式会社

Inventor： 金奇奂 ,  朴起宽 ,  刘庭均 ,  申东石 ,  崔炫烈

IPC: H01L29/08 ,  H01L29/78

Abstract: 本发明提供一种半导体器件。该半导体器件包括：包含第一区域和第二区域的基板；在第一区域中的第一和第二栅电极，在基板上彼此平行地形成并且彼此间隔开第一距离；在第二区域中的第三和第四栅电极，在基板上彼此平行地形成并且彼此间隔开大于第一距离的第二距离；在第一区域中形成在基板上在第一和第二栅电极之间的第一凹槽；在第二区域中形成在基板上在第三和第四栅电极之间的第二凹槽；填充第一凹槽的第一外延源极/漏极；以及填充第二凹槽的第二外延源极/漏极，其中第一外延源极/漏极的上表面的最高部分高于第二外延源极/漏极的上表面的最高部分。

公开(公告)号：CN110610855A

公开(公告)日：2019-12-24

申请号：CN201910171174.7

申请日：2019-03-07

Applicant: 三星电子株式会社

Inventor： 郑会晟 ,  姜太星 ,  申东石 ,  李公洙 ,  李准原

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/8242

Abstract: 提供了一种制造半导体装置的方法。所述方法可以包括在基底的核心-外围区域上形成栅极结构。基底还可以包括单元区域。所述方法还可以包括在栅极结构的侧壁上形成栅极间隔件；通过执行第一离子注入工艺在基底的核心-外围区域中形成与栅极间隔件相邻的第一杂质区域；去除栅极间隔件；通过执行第二离子注入工艺在基底的核心-外围区域中并且在栅极结构和第一杂质区域之间形成第二杂质区域；在栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成应力膜；通过由于执行退火工艺使第一杂质区域和第二杂质区域结晶来形成再结晶区域。

公开(公告)号：CN106252351A

公开(公告)日：2016-12-21

申请号：CN201610172033.3

申请日：2016-03-24

Applicant: 三星电子株式会社

Inventor： 刘贤琯 ,  金局泰 ,  朴赞真 ,  申东石 ,  林永达 ,  洪思焕

IPC: H01L27/088 ,  H01L21/762

Abstract: 提供了一种半导体器件。所述半导体器件包括：栅极组件，设置在器件隔离层上；栅极分隔件，设置在栅极组件的侧表面上；接触组件，设置在栅极分隔件上；气隙，设置在器件隔离层和接触组件之间；第一分隔件覆盖层，设置在栅极分隔件和气隙之间。第一分隔件覆盖层相对于栅极分隔件具有蚀刻选择性。

公开(公告)号：CN103456770A

公开(公告)日：2013-12-18

申请号：CN201310219256.7

申请日：2013-06-04

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金明宣 ,  南性真 ,  朴判贵 ,  郑会晟 ,  李来寅

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1104 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/28247 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/088 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/513 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7827 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7845 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78696

Abstract: 提供了一种具有嵌入式应变诱导图案的半导体装置及其形成方法。在半导体装置中，第一有源区域具有第一∑形状，第二有源区域具有第二∑形状。当垂直于基底并且经过第一区域中的第一栅电极的侧表面的线被限定为第一垂直线时，当垂直于基底并且经过第二区域中的第二栅电极的侧表面的线被限定为第二垂直线时，当第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离时，当第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离时，第一水平距离和第二水平距离之间的差等于或小于1nm。

公开(公告)号：CN1599413B

公开(公告)日：2011-06-29

申请号：CN200410055025.8

申请日：2004-06-02

Applicant: 三星电子株式会社

Inventor： 金泰善 ,  申东石 ,  郑世雄 ,  金基勇 ,  李泰熙 ,  朴宰弘 ,  任炯俊 ,  林庆默

IPC: H04N3/00 ,  H04N7/01

Abstract: 在该扫描转换装置中，第一转换器将输入的隔行扫描数据转换为逐行扫描数据，而第二转换器将从第一转换器输出的逐行扫描数据转换为隔行扫描数据。

公开(公告)号：CN1828836B

公开(公告)日：2011-04-20

申请号：CN200610006728.0

申请日：2006-02-07

Applicant: 三星电子株式会社

Inventor： 李浩 ,  申东石 ,  李化成 ,  上野哲嗣 ,  李承焕

IPC: H01L21/20 ,  H01L21/322 ,  H01L29/02

CPC classification number: H01L21/3221 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02573 ,  H01L21/0262 ,  H01L27/1463 ,  H01L27/14643 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

Abstract: 在本发明的外延半导体衬底的制造方法的示范性实施例中，使用从化学气相沉积和分子束外延方法中选择的方法并在所述选择的方法中使用杂质源，以在半导体衬底上方生长吸杂层。在所述吸杂层上方形成外延层，且在所述外延层上可以形成半导体器件。