公开(公告)号：CN119852283A

公开(公告)日：2025-04-18

申请号：CN202411429448.5

申请日：2024-10-14

Applicant: 三星电子株式会社

Inventor： 吴重锡 ,  崔宰铭 ,  徐康一

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/3213 ,  H01L21/768

Abstract: 提供了一种半导体器件及其制造方法，该半导体器件包括：晶体管结构；在晶体管结构上方的多条第一金属线；以及多个第一通路，分别形成在所述多条第一金属线当中的所选择的第一金属线上；形成在所述多个第一通路当中的第一有源通路上的第二通路；以及在第二通路上的第二金属线，其中第一金属线在第一方向上布置并且在与第一方向相交的第二方向上延伸，并且第二金属线在第一方向上延伸，其中所述多个第一通路包括至少一个虚设通路，其不连接到其上方的任何金属线。

公开(公告)号：CN119364848A

公开(公告)日：2025-01-24

申请号：CN202410955189.3

申请日：2024-07-17

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  白在职 ,  徐康一

IPC: H10D84/83 ,  H10D84/03

Abstract: 提供了一种三维(3D)堆叠半导体器件及其制造方法。该3D堆叠半导体器件包括：连接到第一沟道结构的第一源极/漏极区；以及第二源极/漏极区，在第一源极/漏极区上方，连接到在第一沟道结构上方的第二沟道结构，其中第二沟道结构在沟道长度方向上具有比第一沟道结构小的长度，在沟道长度方向上第二源极/漏极区通过第二沟道结构连接到第三源极/漏极区。

公开(公告)号：CN109801879B

公开(公告)日：2024-12-17

申请号：CN201811284243.7

申请日：2018-10-30

Applicant: 三星电子株式会社

Inventor： 洪俊九 ,  徐康一 ,  博尔纳·奥布拉多维奇

IPC: H01L21/8238 ,  H01L27/092

Abstract: 描述一种半导体装置以及提供半导体装置的方法。所述方法提供多个鳍。多个鳍中的每一个的第一部分由掩模覆盖。多个鳍中的每一个的第二部分通过掩模暴露。该方法还在高于一百摄氏度且不超过六百摄氏度的退火温度下在体积增大环境(例如氢中)执行退火。鳍中的每一个的第二部分在退火期间暴露使得鳍中的每一个的第二部分经历体积膨胀。

公开(公告)号：CN119108396A

公开(公告)日：2024-12-10

申请号：CN202410720813.1

申请日：2024-06-05

Applicant: 三星电子株式会社

Inventor： 朴金锡 ,  洪元赫 ,  徐康一

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/08 ,  H01L21/8234

Abstract: 提供了半导体器件和制造该半导体器件的方法。该半导体器件包括：第一源极/漏极区，连接到第一沟道结构；第二源极/漏极区，在第一源极/漏极区上方、连接到第一沟道结构上方的第二沟道结构；背面接触结构，在第一源极/漏极区的底表面上；以及围绕背面接触结构的背面隔离结构，其中，第一源极/漏极区的底表面在背面隔离结构的顶表面下方的水平处。

公开(公告)号：CN118553768A

公开(公告)日：2024-08-27

申请号：CN202410207179.1

申请日：2024-02-26

Applicant: 三星电子株式会社

Inventor： 宋胜旼 ,  朴判济 ,  徐康一

IPC: H01L29/41 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088 ,  H01L21/822 ,  H01L21/8234

Abstract: 提供了一种半导体器件及其制造方法，该半导体器件包括：背侧接触插塞，形成在半导体器件的背面，在连接到背侧接触插塞的源极/漏极区下方，其中背侧接触插塞包括不与电路元件垂直重叠的第一部分。

公开(公告)号：CN118553762A

公开(公告)日：2024-08-27

申请号：CN202410207415.X

申请日：2024-02-26

Applicant: 三星电子株式会社

Inventor： 李载泓 ,  宋胜旼 ,  徐康一

IPC: H01L29/06 ,  H01L27/06

Abstract: 提供了一种半导体器件，包括：第一源极/漏极区域和第一背侧接触结构，第一背侧接触结构在第一源极/漏极区域正下方，连接到第一源极/漏极区域；第二源极/漏极区域和在第二源极/漏极区域正下方的第一占位体隔离结构；以及背侧隔离结构，在半导体器件的背侧上，围绕第一背侧接触结构和第一占位体隔离结构。

公开(公告)号：CN118366991A

公开(公告)日：2024-07-19

申请号：CN202410026530.7

申请日：2024-01-08

Applicant: 三星电子株式会社

Inventor： 白在职 ,  尹承灿 ,  徐康一

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了一种包括单个基板上的多个三维堆叠场效应晶体管(3DSFET)的3DSFET器件和制造其的方法，其中，每个3DSFET包括：被第一栅极结构围绕的第一沟道结构；以及被第二栅极结构围绕的第二沟道结构，第二沟道结构提供在第一沟道结构上，以及其中，在至少一个3DSFET中，第一栅极结构通过阻挡层与第二栅极结构隔离，阻挡层包括包含钽的电介质材料。

公开(公告)号：CN117913092A

公开(公告)日：2024-04-19

申请号：CN202311346753.3

申请日：2023-10-17

Applicant: 三星电子株式会社

Inventor： 朴金锡 ,  白在职 ,  朴修永 ,  徐康一

IPC: H01L27/085 ,  H01L21/82 ,  H01L27/02

Abstract: 提供了集成电路器件及其形成方法。集成电路器件可以包括基板和在基板上的晶体管堆叠，该晶体管堆叠包括第一晶体管和在第一晶体管上的第二晶体管。第一晶体管可以在基板和第二晶体管之间，第一晶体管可以包括第一源极/漏极区和第二源极/漏极区、在第一源极/漏极区和第二源极/漏极区之间的第一沟道区以及在第一沟道区的上表面和下表面上的第一栅极结构。相对于基板，第一源极/漏极区的下表面可以高于第一栅极结构的下表面。

公开(公告)号：CN117673005A

公开(公告)日：2024-03-08

申请号：CN202311140978.3

申请日：2023-09-06

Applicant: 三星电子株式会社

Inventor： 洪元赫 ,  白在职 ,  李钟振 ,  徐康一 ,  郑明勋

IPC: H01L23/48 ,  H01L23/528 ,  H01L23/538 ,  H01L21/768

Abstract: 提供了集成电路器件及其形成方法。集成电路器件可以包括：下绝缘结构；在下绝缘结构上的晶体管，该晶体管包括源极/漏极区；在下绝缘结构中的电源轨结构；以及电源接触结构，在电源轨结构上并将源极/漏极区电连接到电源轨结构。电源接触结构可以包括在电源轨结构中的下部。

公开(公告)号：CN117637754A

公开(公告)日：2024-03-01

申请号：CN202311090886.9

申请日：2023-08-28

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  宋胜旼 ,  郑明勋 ,  朴金锡 ,  徐康一

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供了包括集成绝缘体的集成电路器件及其形成方法。一种集成电路器件可以包括在基板上的上晶体管。上晶体管可以包括上沟道区。集成电路器件还可以包括在基板和上晶体管之间的下晶体管。下晶体管可以包括下沟道区。集成电路器件还可以包括在下沟道区和上沟道区之间的集成绝缘体。集成绝缘体可以包括外层和在外层中的内层，其中内层和外层包括不同的材料。