公开(公告)号：CN117594599A

公开(公告)日：2024-02-23

申请号：CN202311020288.4

申请日：2023-08-14

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  朴炼皓 ,  郭玟灿 ,  金昊俊

IPC: H01L27/088 ,  H01L21/762

Abstract: 一种半导体器件包括：有源区；栅结构，与有源区相交并且包括栅电极；有源区上在栅结构的至少一侧的源/漏区；以及栅隔离结构，在有源区之间的区域上将彼此相对的栅结构彼此隔离。彼此相对的栅结构包括第一栅结构、与第一栅结构相对的第二栅结构、与第一栅结构平行地延伸的第三栅结构、以及与第三栅结构相对且与第二栅结构平行地延伸的第四栅结构。栅隔离结构包括：线型的第一隔离结构，沿第一水平方向延伸；以及孔型的第二隔离结构，在第一栅结构和第二栅结构之间以及第三栅结构和第四栅结构之间穿透第一隔离结构。

公开(公告)号：CN117594564A

公开(公告)日：2024-02-23

申请号：CN202311002838.X

申请日：2023-08-10

Applicant: 三星电子株式会社

Inventor： 罗相喆 ,  李敬雨 ,  郭玟灿 ,  金菊喜 ,  金荣佑 ,  李东翼

IPC: H01L23/528 ,  H01L23/48 ,  H01L27/088 ,  H01L27/092

Abstract: 一种半导体器件包括：具有鳍型有源图案的衬底；在鳍型有源图案上的源极/漏极区；在隔离绝缘层上和在源极/漏极区上的层间绝缘层；电连接到源极/漏极区的接触结构；电连接到接触结构并掩埋在层间绝缘层中的掩埋导电结构；以及穿透衬底并与掩埋导电结构的底表面接触的电力传送结构。掩埋导电结构包括第一接触插塞以及在第一接触插塞的侧表面上并与第一接触插塞的底表面间隔开的第一导电阻挡物。电力传送结构包括与第一接触插塞的底表面直接接触的第二接触插塞。

公开(公告)号：CN109755217B

公开(公告)日：2023-06-13

申请号：CN201811080856.9

申请日：2018-09-17

Applicant: 三星电子株式会社

Inventor： 丁少锋 ,  李敬雨 ,  金仁焕 ,  李种賱

IPC: H01L23/528 ,  H01L21/768 ,  H01L21/50

Abstract: 一种中介层包括：具有安装区域和测试区域的基板；彼此隔开的第一导电插塞，第一导电插塞沿着第一方向设置并设置到基板的测试区域中；第一线路图案组，包括设置在第一导电插塞的第一中心上的第一非导电图案和设置为桥接第一相邻对的第一导电插塞的第一外围的第一导电图案；以及第一焊盘，在第一线图案组的两个第一端处连接到第一导电图案。

公开(公告)号：CN115206881A

公开(公告)日：2022-10-18

申请号：CN202210058248.8

申请日：2022-01-19

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  崔珉权

IPC: H01L21/8234

Abstract: 公开了一种半导体装置制造方法，所述方法包括以下步骤：在基底上形成层间介电层和下掩模层；在下掩模层上形成在第一方向上彼此间隔开的第一上掩模图案和第二上掩模图案，其中，第一上掩模图案和第二上掩模图案中的每个具有在第二方向上延伸的线部和从线部突出的第一突出部；形成覆盖第一上掩模图案的线部的侧壁和第二上掩模图案的线部的侧壁的间隔件以及填充第一上掩模图案的第一突出部和第二上掩模图案的第一突出部之间的空间的填充图案；蚀刻下掩模层以形成下掩模图案；蚀刻层间介电层以在层间介电层上形成槽；以及在槽中形成布线。

公开(公告)号：CN106169439B

公开(公告)日：2021-11-02

申请号：CN201610329900.X

申请日：2016-05-18

Applicant: 三星电子株式会社

Inventor： 金田中 ,  金永培 ,  金钟三 ,  朴镇亨 ,  安正勋 ,  吴赫祥 ,  李敬雨 ,  李孝善 ,  张淑禧

IPC: H01L21/768

Abstract: 本公开提供了布线结构、形成布线结构的方法以及半导体器件。一种布线结构包括：基板；下绝缘层，在基板上；下布线，在下绝缘层中；第一蚀刻停止层，覆盖下布线并包括含金属的电介质材料；以及第二蚀刻停止层，在第一蚀刻停止层和下绝缘层上；绝缘夹层，在第二蚀刻停止层上；以及导电图案，延伸穿过绝缘夹层、第二蚀刻停止层和第一蚀刻停止层并电连接到下布线。

公开(公告)号：CN105428308A

公开(公告)日：2016-03-23

申请号：CN201510522886.0

申请日：2015-08-24

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  李禹镇 ,  金钟三 ,  刘禹炅 ,  李荣祥 ,  许珉

IPC: H01L21/768

Abstract: 一种制造半导体器件的方法包括：在包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分以及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；以及在去除硬掩模图案之后，去除牺牲图案以暴露衬垫层的第一部分。

公开(公告)号：CN1812074A

公开(公告)日：2006-08-02

申请号：CN200510129423.4

申请日：2005-12-08

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  慎烘縡 ,  金在鹤

IPC: H01L21/768

CPC classification number: H01L21/76808

Abstract: 本发明公开了一种双金属镶嵌互连结构的方法和半导体器件的方法。在形成双金属镶嵌互连结构的方法中，使用了一种含生孔剂(气孔形成剂)的牺牲材料来填充层间介电层中的通孔，从而可以将牺牲材料转变为可以容易地从通孔去除而不损伤或去除层间介电层的多孔牺牲材料。

公开(公告)号：CN118522710A

公开(公告)日：2024-08-20

申请号：CN202311216060.2

申请日：2023-09-20

Applicant: 三星电子株式会社

Inventor： 金荣佑 ,  李敬雨 ,  郭玟灿 ,  金菊喜 ,  罗相喆 ,  李东翼

IPC: H01L23/48 ,  H01L27/088 ,  H01L21/768 ,  H01L21/8234

Abstract: 实施例提供了半导体器件及其制造方法。所述半导体器件包括：半导体衬底，其具有彼此相反的第一表面和第二表面；沟道图案，其设置在半导体衬底的第一表面上；源极/漏极图案，其设置在半导体衬底的第一表面上并且设置在沟道图案的两侧；第一蚀刻停止膜和第二蚀刻停止膜，其设置在半导体衬底的第一表面上；接触电极，其电连接到源极/漏极图案；下布线结构，其设置在半导体衬底的第二表面上；以及贯通通路，其穿过半导体衬底、第一蚀刻停止膜和第二蚀刻停止膜，以连接接触电极和下布线结构，其中，贯通通路包括：第一部分，其接触接触电极；以及第二部分，其接触第一部分并且设置在第一部分与下布线结构之间。

公开(公告)号：CN105428308B

公开(公告)日：2020-11-17

申请号：CN201510522886.0

申请日：2015-08-24

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  李禹镇 ,  金钟三 ,  刘禹炅 ,  李荣祥 ,  许珉

IPC: H01L21/768

Abstract: 一种制造半导体器件的方法包括：在包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分以及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；以及在去除硬掩模图案之后，去除牺牲图案以暴露衬垫层的第一部分。

公开(公告)号：CN110828370A

公开(公告)日：2020-02-21

申请号：CN201910378795.2

申请日：2019-05-08

Applicant: 三星电子株式会社

Inventor： 金志荣 ,  韩奎熙 ,  朴成彬 ,  金永吉 ,  白宗玟 ,  李敬雨 ,  郑德泳

IPC: H01L21/768

Abstract: 提供了一种半导体器件，其包括：下布线；层间绝缘膜，位于下布线上方并包括具有第一密度的第一部分和位于第一部分上的第二部分，第一部分和第二部分具有相同的材料，第二部分具有小于第一密度的第二密度；上布线，位于层间绝缘膜的第二部分中；以及通路，至少部分地位于层间绝缘膜的第一部分中，通路连接上布线和下布线。