-
公开(公告)号：CN101819813B
公开(公告)日：2012-06-13
申请号：CN201010167375.9
申请日：2005-03-29
Applicant: 三星电子株式会社
IPC: G11C11/409 , G11C11/419 , G11C16/06
CPC classification number: G06F12/0893 , G11C7/1039 , G11C7/1051 , G11C7/106 , G11C16/0483 , G11C16/26 , G11C2207/2245
Abstract: 提供一种半导体器件中的读取方法。该方法包括：以第一存储器单元中的数据来设定位线；和将所述位线上的所述数据存储于寄存器中，其中所述寄存器中的数据在以第二存储器单元中的数据来设定所述位线的同时，被传送至数据总线。
-
公开(公告)号：CN101174469B
公开(公告)日：2012-06-06
申请号：CN200710184823.4
申请日：2007-10-30
Applicant: 三星电子株式会社
IPC: G11C16/26
CPC classification number: G11C16/0483 , G11C16/26
Abstract: 本发明提供一种改善闪存阵列的读干扰特性的方法。根据该方法，在具有至少一个单元串的闪存阵列中，将第一读电压电平施加到连接至串选择晶体管的栅极的串选择线和连接至接地选择晶体管的栅极的接地选择线，所述单元串中的串选择晶体管、多个存储单元和接地选择晶体管串联连接。地电压被施加到从存储单元中选择的存储单元的字线。第二读电压被施加到未选择的存储单元中的、与串选择晶体管和接地选择晶体管相邻的存储单元的字线。然后，第一读电压被施加到未选择的其它存储单元。第二读电压低于第一读电压。
-
公开(公告)号：CN101093724B
公开(公告)日：2012-06-06
申请号：CN200710138897.4
申请日：2007-05-18
Applicant: 三星电子株式会社
IPC: G11C16/00
CPC classification number: G11C16/10 , G11C11/5628 , G11C2211/5621 , G11C2211/5642 , G11C2216/14
Abstract: 提供一种多位非易失性存储器件。所述存储器件包括存储单元阵列，其包括多个存储单元。页缓冲器电连接到所述存储单元阵列。所述页缓冲器包括多个锁存器，其被配置成存储写入所述存储单元阵列的所述多个存储单元之一或从所述存储单元阵列的所述多个存储单元之一读出的多位数据的第一位。缓冲随机存取存储器(RAM)电连接到所述页缓冲器。所述缓冲RAM被配置成存储写入所述存储单元阵列的所述多个存储单元之一或从所述存储单元阵列的所述多个存储单元之一读出的所述多位数据的第二位。还提供相关系统、存储卡和方法。
-
公开(公告)号：CN101165807B
公开(公告)日：2012-05-16
申请号：CN200610163536.0
申请日：2006-11-29
Applicant: 三星电子株式会社
Inventor： 李真烨
CPC classification number: G11C16/3418 , G11C16/3427
Abstract: 一种存储单元阵列包括由在串选择晶体管和接地选择晶体管之间串联连接的多个存储单元组成的与非串。在读取操作中，串选择晶体管基于串选择电压，控制与非串与位线之间的电连接。行选择电路通过串选择线、接地选择线、以及多个字线与存储单元阵列相连。在读取操作中，行选择电路基于行地址信号和读取电压，在多个字线中选择与读取存储单元相连的字线。电压产生电路产生串选择电压和读取电压。
-
公开(公告)号：CN101136249B
公开(公告)日：2012-01-04
申请号：CN200710148544.2
申请日：2007-08-29
Applicant: 三星电子株式会社
IPC: G11C16/30
CPC classification number: G11C16/0483 , G11C16/3454
Abstract: 提供用于操作非易失性半导体存储器件的高电压产生电路和方法，与诸如快闪存储器之类的非易失性存储器一起使用，其用于选择性地产生不同类型的控制电压，以用于非易失性存储器件的各种操作模式。
-
Patent Agency Ranking
公开(公告)号：CN1697086B
公开(公告)日：2011-08-10
申请号：CN200510068919.5
申请日：2005-04-27
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/30 , G11C16/3454
Abstract: 本发明公开了一种对控制信息比如标志、控制标志、标记、控制标记进行编程的方法和装置。该方法和装置可以在存储器阵列的第一区域中执行指定的单元类型的低速编程，确认在存储器阵列的第一区域中指定单元类型的低速编程的结果和在确认了低速编程的结果之后在存储器阵列的第二区域中执行指定单元类型的闪速编程，其中闪速编程的初始编程电压不同于低速编程的初始编程电压。第一和第二编程可以不相同，例如第一编程可以是低速操作，比如写数据，第二编程可以是闪速操作，比如写控制信息。第一和第二编程方法也可以不相同，例如第一编程方法可以是不允许重复编程的编程方法，而第二编程方法可以是允许重复编程的编程方法。
-
-
公开(公告)号：CN1905071B
公开(公告)日：2010-12-22
申请号：CN200610107497.2
申请日：2006-07-25
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483
Abstract: 对闪存器件进行编程的方法，包括：在位线设置间隔期间，用第一电压对选择线充电，同时施加程序数据到位线；激活块字线以电连接选择线到对应的字线；以及施加大于第一电压的第二电压到所选择的一条选择线。还公开了相关器件。
-
公开(公告)号：CN100545946C
公开(公告)日：2009-09-30
申请号：CN200510091462.X
申请日：2005-08-12
Applicant: 三星电子株式会社
CPC classification number: G11C29/48 , G11C16/04 , G11C29/1201
Abstract: 一种包括非易失性存储器核心的存储设备，所述非易失性存储器核心包括存储单元阵列和被配置以存储将在存储单元阵列中被编程的数据的页缓冲器。设备还包括：被配置以从外部源接收测试数据的测试数据输入缓冲器、和控制非易失性存储器核心及测试数据输入缓冲器的控制电路。控制电路被配置以把测试数据从测试数据缓冲器加载到页缓冲器，在存储单元阵列中对页缓冲器中加载的测试数据编程，并且在页缓冲器中保持测试数据，用于存储单元阵列的随后的编程。设备还可以包括测试数据输出缓冲器，被配置以接收从存储单元阵列读取的数据，控制电路可以被操作为把来自测试数据输出缓冲器的读取的数据传送给外部接受者。
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.067 seconds)
