-
公开(公告)号:CN107422982A
公开(公告)日:2017-12-01
申请号:CN201710236665.6
申请日:2017-04-12
Applicant: 三星电子株式会社
IPC: G06F3/06
CPC classification number: G06F3/0619 , G06F3/0653 , G06F3/0659 , G06F3/0679 , G06F3/0688 , G06F11/1048 , G06F11/1068 , G11C11/5642 , G11C16/0483 , G11C16/26 , G11C29/52 , G06F3/0614 , G06F3/0629
Abstract: 本发明涉及一种包括非易失性存储器和控制器的存储装置,所述控制器配置为根据外部主机装置的请求生成读取命令并传输读取命令至非易失性存储器。非易失性存储器配置为响应读取命令执行读取操作,输出读取数据至控制器,并储存读取操作的信息在内部寄存器中。
-
公开(公告)号:CN103247341A
公开(公告)日:2013-08-14
申请号:CN201310182861.1
申请日:2005-04-20
Applicant: 三星电子株式会社
IPC: G11C16/16
CPC classification number: G11C16/16 , G11C16/344 , G11C16/3445 , G11C2216/18 , G11C2216/20
Abstract: 本发明提供一种非易失性半导体存储器件,包括:一组M个存储块;块译码器,每个块译码器与该组M个存储块之一对应,每个块译码器包括用于存储对应的块地址的寄存器;擦除控制器,被配置为控制同时擦除该组M个存储块中的一子组N个存储块的多块擦除操作,擦除控制器还被配置为在多块擦除操作之后,响应于外部提供的擦除校验命令并响应于N个外部提供的块地址之一,控制对于该子组N个存储块的每个的擦除校验操作,其中N大于1并小于或等于M(1
-
公开(公告)号:CN1551244B
公开(公告)日:2013-05-01
申请号:CN200410047759.1
申请日:2004-04-05
Applicant: 三星电子株式会社
Inventor: 李真烨
CPC classification number: G06F11/1068 , G11C16/10 , G11C16/26
Abstract: 公开了一种在页复制操作过程中具有错误检测和校正功能的NAND闪存。该NAND闪存可以防止从源页转录错误位到一个复制页。本发明闪存的实施例包括一个用于校正存储在页缓冲器中源数据的位错误的校正电路,一个配置得适于提供源数据到校正电路以及提供校正数据到页缓冲器的电路,和一个配置得适于复制源数据到页缓冲器、并将校正数据从页缓冲器存储到另一个页的复制电路。
-
公开(公告)号:CN101162610B
公开(公告)日:2012-08-29
申请号:CN200710180164.7
申请日:2007-10-10
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C16/12 , G11C16/0483
Abstract: 提供一种用于生成编程电压的电路和方法以及使用该电路和方法的非易失性存储器件。生成用于编程半导体存储器件的存储单元的编程电压的电路包括编程电压控制器和电压生成单元。编程电压控制器根据编程/擦除操作信息生成编程电压控制信号。电压控制器响应于该编程电压控制信号,生成编程电压。
-
公开(公告)号:CN101154458B
公开(公告)日:2012-07-18
申请号:CN200710161796.9
申请日:2007-09-26
Applicant: 三星电子株式会社
IPC: G11C16/16
CPC classification number: G11C16/16 , G11C16/0483 , G11C16/3445
Abstract: 提供对包括多个存储块的存储器设备执行多块擦除操作的方法。依照这些方法,基于待擦除的存储块的数量,控制在多块擦除操作期间施加到待擦除的存储块的第一电压上升的速度。存储器设备可以是快闪存储器设备,并且第一电压可以是施加到快闪存储器设备的衬底的擦除电压。第一电压上升的速率可以被设置,从而使快闪存储器设备的衬底在近似相同的时间达到擦除电平,而无论待擦除的存储块的数量如何。
-
-
公开(公告)号:CN101174469A
公开(公告)日:2008-05-07
申请号:CN200710184823.4
申请日:2007-10-30
Applicant: 三星电子株式会社
IPC: G11C16/26
CPC classification number: G11C16/0483 , G11C16/26
Abstract: 本发明提供一种改善闪存阵列的读干扰特性的方法。根据该方法,在具有至少一个单元串的闪存阵列中,将第一读电压电平施加到连接至串选择晶体管的栅极的串选择线和连接至接地选择晶体管的栅极的接地选择线,所述单元串中的串选择晶体管、多个存储单元和接地选择晶体管串联连接。地电压被施加到从存储单元中选择的存储单元的字线。第二读电压被施加到未选择的存储单元中的、与串选择晶体管和接地选择晶体管相邻的存储单元的字线。然后,第一读电压被施加到未选择的其它存储单元。第二读电压低于第一读电压。
-
公开(公告)号:CN1808622A
公开(公告)日:2006-07-26
申请号:CN200510126994.2
申请日:2005-11-29
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/3454 , G11C2216/14
Abstract: 非易失存储器件包括:存储单元阵列,其具有以行和列排列的存储单元;和地址存储单元,被配置来在其中存储开始列地址的指示符和结束列地址的指示符,以识别从开始列地址延伸到结束列地址的列的子集;编程电路,被配置来验证从开始列地址延伸到结束列地址的列的子集处的所选择行的编程操作。还提供了编程非易失存储器件的类似方法。
-
公开(公告)号:CN1677565A
公开(公告)日:2005-10-05
申请号:CN200510059540.8
申请日:2005-03-29
Applicant: 三星电子株式会社
IPC: G11C11/409 , G11C11/419 , G11C16/06
CPC classification number: G06F12/0893 , G11C7/1039 , G11C7/1051 , G11C7/106 , G11C16/0483 , G11C16/26 , G11C2207/2245
Abstract: 用于从半导体器件读取数据的方法和器件,其中tR是读取操作时间,tT是缓冲器传送时间,而tH是主机传送时间,其中tR,tT和tH中的至少两个可被重叠,从而减小总传送时间。
-
公开(公告)号:CN107256719B
公开(公告)日:2020-08-25
申请号:CN201710232348.7
申请日:2014-01-20
Applicant: 三星电子株式会社
Abstract: 提供一种非易失性存储器件,包括:内部电路;第一电压焊盘,被配置为向所述内部电路提供第一电压;第二电压焊盘,被配置为向所述内部电路提供第二电压,所述第二电压高于所述第一电压;和外部电源控制逻辑,包括第一电压检测器,被配置为连接到第一电压焊盘,并且基于第一电压的电压电平产生检测信号以在第二电压焊盘和内部电路之间切换;和第二电压检测器,被配置为基于第二电压的电压电平产生标志信号以保护内部电路。
-
-
-
-
-
-
-
-
-