包括介电层的半导体装置及其形成方法

    公开(公告)号:CN116583170A

    公开(公告)日:2023-08-11

    申请号:CN202310107180.2

    申请日:2023-01-31

    Abstract: 提供了一种形成半导体装置的方法,所述方法包括:在基底上形成第一电极,基底包括单晶结构。在第一电极上形成包括第一介电层和第二介电层的介电层。在介电层上形成第二电极。形成介电层的步骤包括:在第一电极上形成具有单晶钙钛矿结构的第一介电层;以及在第一介电层上形成第二介电层。第一介电层的与第二介电层相邻的上表面具有比第二介电层的上表面大的表面粗糙度。第一介电层的上表面与第二介电层相邻设置,并且第二介电层的上表面与第二电极相邻设置。

    半导体装置和包括其的数据存储系统

    公开(公告)号:CN116437662A

    公开(公告)日:2023-07-14

    申请号:CN202310037750.5

    申请日:2023-01-10

    Abstract: 提供半导体装置和数据存储系统。半导体装置包括第一半导体结构和第一半导体结构上的第二半导体结构。第二半导体结构包括具有第一区和第二区的衬底;栅电极,其在第一区上彼此间隔开、延伸不同长度、分别包括具有向上暴露的上表面的焊盘区;与栅电极交替地堆叠的层间绝缘层;穿透栅电极的沟道结构;穿透每个栅电极的焊盘区并延伸到第一半导体结构中的栅极接触插塞;以及在每个焊盘区下方与层间绝缘层交替并围绕栅极接触插塞的绝缘结构。绝缘结构包括第一绝缘层和第二绝缘层,第二绝缘层围绕第一绝缘层的至少一部分并且包括与第一绝缘层的任何材料不同的材料。

    半导体装置
    23.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116156896A

    公开(公告)日:2023-05-23

    申请号:CN202211419300.4

    申请日:2022-11-14

    Abstract: 提供了一种半导体装置,所述半导体装置包括在基底上的栅电极和延伸穿过栅电极的存储器沟道结构。栅电极在与基底的上表面基本上垂直的竖直方向上彼此间隔开。存储器沟道结构在基底上沿竖直方向延伸。存储器沟道结构包括在竖直方向上延伸的第一填充图案、在第一填充图案的侧壁上的沟道以及在沟道的侧壁上的电荷存储结构。第一填充图案包括在约25℃的温度下具有等于或大于约100W/m·K的热导率的材料。

    半导体装置及其制造方法
    24.
    发明公开

    公开(公告)号:CN115700921A

    公开(公告)日:2023-02-07

    申请号:CN202210846269.6

    申请日:2022-07-19

    Abstract: 一种半导体装置包括:导线,其在基板上在第一方向上延伸;第一氧化物半导体层,其在导线上包括包含第一金属元素的第一结晶氧化物半导体材料;第二氧化物半导体层,其在导线上与第一氧化物半导体层物理接触并连接到导线;栅电极,其在第二氧化物半导体层的侧部在与第一方向交叉的第二方向上延伸;以及电容器结构,其在第二氧化物半导体层和栅电极上连接到第二氧化物半导体层,其中,第二氧化物半导体层包括包含第一金属元素以及不同于第一金属元素的第二金属元素和第三金属元素的第二结晶氧化物半导体材料。

    半导体封装件
    26.
    发明公开

    公开(公告)号:CN110690198A

    公开(公告)日:2020-01-14

    申请号:CN201910287858.3

    申请日:2019-04-11

    Abstract: 本发明提供一种半导体封装件,所述半导体封装件包括:框架,具有彼此分开的第一通孔和第二通孔;无源组件,设置在所述第一通孔中;半导体芯片,设置在所述第二通孔中并具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面;第一包封剂,覆盖所述无源组件的至少部分并填充所述第一通孔的至少部分;第二包封剂,覆盖所述半导体芯片的至少部分并填充所述第二通孔的至少部分;以及连接结构,设置在所述框架、所述无源组件和所述半导体芯片的有效表面上并包括电连接到所述无源组件和所述半导体芯片的所述连接焊盘的布线层。所述第二包封剂的电磁波吸收率比所述第一包封剂的电磁波吸收率高。

    半导体器件及其制造方法
    27.
    发明授权

    公开(公告)号:CN104867977B

    公开(公告)日:2019-09-03

    申请号:CN201510035301.2

    申请日:2015-01-23

    Abstract: 本发明提供了半导体器件及其制造方法。一种半导体器件包括:半导体衬底,包括III族元素和V族元素;以及栅极结构,在半导体衬底上。半导体衬底包括:第一区,接触栅极结构的底表面;以及第二区,设置在第一区之下。III族元素在第一区中的浓度低于V族元素在第一区中的浓度,III族元素在第二区中的浓度基本上等于V族元素在第二区中的浓度。

    相变存储器件、使用其的存储系统和读取存储器件的方法

    公开(公告)号:CN101354915A

    公开(公告)日:2009-01-28

    申请号:CN200810094944.4

    申请日:2008-04-30

    Abstract: 本公开提供了相变存储器件、使用该存储器件的存储系统和读取该存储器件的方法。其中,存储器件包括:多个存储单元,每个存储单元包括存储单元材料,所述存储单元具有响应于在编程操作中施加的编程电流而确定的初始电阻,所述存储单元的电阻在所述编程操作后的时段上从所述初始电阻变化,并且每个存储单元连接到存储器件的导通线,所述导通线用于在编程操作中施加编程电流以编程对应的存储单元的电阻,并且用于在读取操作中施加读取电流以读取对应的存储单元的电阻。修改电路修改用于读取操作而选择的多个存储单元的存储单元的电阻,以在所述存储单元的读取操作之前将其电阻返回到接近初始电阻。

Patent Agency Ranking