-
公开(公告)号：CN110911474A
公开(公告)日：2020-03-24
申请号：CN201910850259.8
申请日：2019-09-09
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L27/088 , H01L27/11
Abstract: 提供了一种半导体器件。该半导体器件包括：第一线图案，设置在衬底上并沿第一方向延伸；第一栅电极，围绕第一线图案并沿第二方向延伸，第一方向与第二方向垂直相交；第一晶体管，包括第一线图案和第一栅电极；第二线图案，设置在衬底上并沿第一方向延伸；第二栅电极，围绕第二线图案并沿第二方向延伸；以及第二晶体管，包括第二线图案和第二栅电极，其中第一线图案在第二方向上的宽度不同于第二线图案在第二方向上的宽度。
-
公开(公告)号：CN109994386A
公开(公告)日：2019-07-09
申请号：CN201811561918.8
申请日：2018-12-20
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 提供了半导体器件及其制造方法。所述方法包括：在衬底上形成从衬底突出并在一个方向上延伸的有源图案；在有源图案上形成牺牲栅极结构，该牺牲栅极结构在与有源图案交叉的方向上延伸；在牺牲栅极结构的侧表面上形成第一间隔物，该第一间隔物包括在比有源图案的顶表面低的水平面处的第一部分和在第一部分上的第二部分；以及减小第一间隔物的第二部分的厚度。
-
公开(公告)号：CN109509791A
公开(公告)日：2019-03-22
申请号：CN201810630928.6
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种高度集成的半导体器件。所述半导体器件包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中彼此间隔开且在第一方向上延伸。所述半导体器件包括突出图案，所述突出图案沿所述沟槽的底表面延伸。另外，所述突出图案与所述多个鳍形有源区之间的间隔大于所述多个鳍形有源区中两个相邻的鳍形有源区之间的间隔。
-
公开(公告)号：CN107221525A
公开(公告)日：2017-09-29
申请号：CN201710175402.9
申请日：2017-03-22
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L23/5222 , H01L21/7682 , H01L23/5226 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/53295 , H01L23/528
Abstract: 本发明公开了一种半导体器件，该半导体器件包括：在衬底上的第一下部线和第二下部线，第一下部线和第二下部线在第一方向上延伸、彼此相邻、并沿着与第一方向正交的第二方向间隔开；气隙，其在第一下部线与第二下部线之间并沿着第二方向与它们隔开；第一绝缘间隔物，其在第一下部线的面对第二下部线的侧壁上，其中沿着第二方向从第一气隙到第一下部线的距离等于或大于半导体器件的设计规则的覆盖规格；以及第二绝缘间隔物，其在气隙与第二下部线之间。
-
公开(公告)号：CN101582296A
公开(公告)日：2009-11-18
申请号：CN200910128693.1
申请日：2009-03-24
Applicant: 三星电子株式会社
IPC: G11C23/00 , H01L27/108
Abstract: 本发明公开了机电开关及其形成方法。本发明提供了一种存储器装置，该存储器装置包括形成在存储器单元中的贮存节点、第一电极和第二电极，贮存节点贮存电荷，第一电极包括电连接到第二部分的第一部分，当第二电极被赋予能量时，第一部分移动以连接到贮存节点。
-
Patent Agency Ranking
公开(公告)号：CN100477262C
公开(公告)日：2009-04-08
申请号：CN200410055895.5
申请日：2004-08-05
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/092 , H01L27/088 , H01L21/336 , H01L21/8234
CPC classification number: H01L29/785 , H01L21/26586 , H01L21/823412 , H01L21/823487 , H01L21/823807 , H01L21/823821 , H01L21/823885 , H01L29/66545 , H01L29/66621 , H01L29/66795 , H01L29/7842
Abstract: 提供金属氧化物半导体(MOS)晶体管的基本单元，该基本单元包括集成电路衬底和集成电路衬底上的MOS晶体管。MOS晶体管具有源区、漏区和栅极区，栅极区在源区和漏区之间。在源区和漏区之间提供第一和第二沟道区。通过由沟槽区分开的集成电路衬底中的第一和第二间隔突起限定沟道区。第一和第二突起远离集成电路衬底延伸，第一和第二突起的上表面基本上与源区和漏区的上表面齐平。在第一和第二间隔突起的侧壁上和在第一和第二间隔突起的至少部分表面上延伸的沟槽区中提供栅电极。
-
公开(公告)号：CN119069512A
公开(公告)日：2024-12-03
申请号：CN202410654551.3
申请日：2024-05-24
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/417 , H01L29/423 , H01L27/088 , H01L27/092 , H01L27/12
Abstract: 提供了一种半导体器件，该半导体器件包括：设置在基板上的有源图案；在有源图案上的源极/漏极图案；沟道图案，配置为电连接源极/漏极图案并包括在垂直于基板的上表面的第一方向上彼此间隔开的堆叠的半导体图案；栅极图案，配置为在沟道图案上在平行于基板的上表面的第二方向上在源极/漏极图案之间并具有主栅极部分和子栅极部分；以及在子栅极部分和源极/漏极图案之间的内栅极间隔物。相邻源极/漏极图案之间沿着子栅极部分中的给定一个的在第二方向上的第一距离大于所述相邻源极/漏极图案之间穿过半导体图案的在第二方向上的第二距离。
-
公开(公告)号：CN111799255B
公开(公告)日：2024-08-30
申请号：CN202010569036.7
申请日：2018-05-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088 , H01L29/06 , H01L29/78 , H01L21/308 , H01L21/8234 , H01L21/336
Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。
-
公开(公告)号：CN117747663A
公开(公告)日：2024-03-22
申请号：CN202310998041.3
申请日：2023-08-09
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L27/088
Abstract: 一种半导体装置可以包括：有源区域，其在第一方向上延伸；多个沟道层，其位于有源区域上以彼此间隔开；栅极结构，其分别围绕多个沟道层；以及源极/漏极区域，其在栅极结构的至少一侧上位于有源区域上，并且接触多个沟道层，其中，栅极结构可以包括位于多个沟道层之中的最上的沟道层上的上部和在与多个沟道层竖直地重叠的区域中位于多个沟道层中的每一个之间的下部，其中，多个沟道层中的每一个在第一方向上的宽度可以小于栅极结构的下部之中的与相应的沟道层相邻的栅极结构的下部在第一方向上的宽度。
-
公开(公告)号：CN110890363B
公开(公告)日：2024-02-23
申请号：CN201910572864.3
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/51 , H01L29/78
Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.032 seconds)
