半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法

    公开(公告)号:JPWO2018003703A1

    公开(公告)日:2019-05-16

    申请号:JP2017023237

    申请日:2017-06-23

    Abstract: 第1の絶縁樹脂層とケイ素化合物を少なくとも含む剥型層と厚さが1μm〜5μmである極薄銅箔とをこの順で含む回路形成用支持基板を形成する基板形成工程(a);回路形成用支持基板の極薄銅箔上にパターン電解銅めっきによって第1の配線導体を形成する第1の配線導体形成工程(b);第1の配線導体と接するように第2の絶縁樹脂層を配置し第2の絶縁樹脂層を加熱加圧して積層する積層工程(c);第2の絶縁樹脂層に、第1の配線導体に達する非貫通孔を形成し、非貫通孔の内壁を電解銅めっき及び/又は無電解銅めっきによって接続させて第2の配線導体を形成する第2の配線導体形成工程(d);第1の配線導体及び第2の配線導体が形成された回路形成用支持基板から第1の絶縁樹脂層を剥離する剥離工程(e);剥型層及び/又は前記極薄銅箔を除去する除去工程(f)を含む半導体素子搭載用パッケージ基板の製造方法。

Patent Agency Ranking