公开(公告)号：CN101034256B

公开(公告)日：2010-12-29

申请号：CN200710005436.X

申请日：2002-11-27

Applicant: 富士通株式会社

Inventor： 小泽美和 ,  野崎耕司 ,  並木崇久 ,  今纯一 ,  矢野映

IPC: G03F7/00 ,  H01L21/027 ,  H01L21/00

CPC classification number: H01L27/11526 ,  G03F7/0035 ,  G03F7/40 ,  G11B5/17 ,  G11B5/313 ,  G11B5/3163 ,  H01L21/0273 ,  H01L27/115 ,  H01L27/11543

Abstract: 抗蚀图增厚材料含有树脂、交联剂和具有环状结构的化合物或部分具有环状结构的树脂。抗蚀图包括在要增厚的抗蚀图上的表面层，在相同条件下，要增厚的抗蚀图与表面层的腐蚀率(nm/s)之比(要增厚的抗蚀图/表面层)为1.1或更大，或包括在要增厚的抗蚀图上的表面层。形成抗蚀图的工艺包括在形成要增厚的抗蚀图之后在表面涂覆抗蚀图增厚材料。半导体器件包括由抗蚀图形成的图形。半导体器件的制造工艺包括在底层上形成要增厚的抗蚀图之后，在图形的表面涂覆增厚材料来增厚，并通过采用图形作为掩模进行腐蚀以构图底层。

公开(公告)号：CN101045820B

公开(公告)日：2010-10-13

申请号：CN200610106004.3

申请日：2006-07-19

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  中田义弘 ,  矢野映

IPC: C08L83/16 ,  H01L21/312

CPC classification number: H01L21/31633 ,  C09D183/14 ,  C09D183/16 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02348 ,  H01L21/31695

Abstract: 一种形成绝缘膜的组合物以及制造半导体器件的方法，其中该方法包括以下步骤：在衬底(10)上形成多孔材料的第一绝缘膜(38)；在第一绝缘膜(38)上形成第二绝缘膜(40)，该第二绝缘膜(40)包含，该硅化合物含30-90％的Si-CH3结合物；向形成在第一绝缘膜(38)上的第二绝缘膜(40)照射紫外线，以固化第一绝缘膜(38)。因此，具有消除CH3基的波长的紫外线被第二绝缘膜充分吸收，从而第一绝缘膜通过紫外线固化被优先高度强化，并且第一绝缘膜在不增加介电常数的情况下可使膜密度增加。

公开(公告)号：CN100557778C

公开(公告)日：2009-11-04

申请号：CN200710141756.8

申请日：2007-08-21

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  中田义弘 ,  矢野映

IPC: H01L21/3105 ,  H01L21/768

Abstract: 一种半导体器件的制造方法，包括：形成绝缘膜，该绝缘膜包含具有Si-CH3和Si-OH键的材料；以及用紫外线照射该绝缘膜，其中：在紫外线照射后，通过X射线电光子分光光谱确定的C浓度降低率不大于30%，并且绝缘膜中从C-H键、O-H键和Si-OH的Si-O键中选出的一个或多个键的减少率不小于10%。本发明提供一种低介电常数绝缘膜，其具有高模强度并可以避免因为吸收湿气而导致的介电常数增大；一种半导体器件，其可以避免因寄生电容增大而造成的器件响应速度的延迟以及可靠性降低；以及其制造方法。

公开(公告)号：CN101045820A

公开(公告)日：2007-10-03

申请号：CN200610106004.3

申请日：2006-07-19

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  中田义弘 ,  矢野映

IPC: C08L83/16 ,  H01L21/312

CPC classification number: H01L21/31633 ,  C09D183/14 ,  C09D183/16 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02348 ,  H01L21/31695

Abstract: 一种形成绝缘膜的组合物以及制造半导体器件的方法，其中该方法包括以下步骤：在衬底(10)上形成多孔材料的第一绝缘膜(38)；在第一绝缘膜(38)上形成第二绝缘膜(40)，该第二绝缘膜(40)包含，该硅化合物含30－90％的Si－CH3结合物；向形成在第一绝缘膜(38)上的第二绝缘膜(40)照射紫外线，以固化第一绝缘膜(38)。因此，具有消除CH3基的波长的紫外线被第二绝缘膜充分吸收，从而第一绝缘膜通过紫外线固化被优先高度强化，并且第一绝缘膜在不增加介电常数的情况下可使膜密度增加。

公开(公告)号：CN101034256A

公开(公告)日：2007-09-12

申请号：CN200710005436.X

申请日：2002-11-27

Applicant: 富士通株式会社

Inventor： 小泽美和 ,  野崎耕司 ,  並木崇久 ,  今纯一 ,  矢野映

IPC: G03F7/00 ,  H01L21/027 ,  H01L21/00

CPC classification number: H01L27/11526 ,  G03F7/0035 ,  G03F7/40 ,  G11B5/17 ,  G11B5/313 ,  G11B5/3163 ,  H01L21/0273 ,  H01L27/115 ,  H01L27/11543

Abstract: 抗蚀图增厚材料含有树脂、交联剂和具有环状结构的化合物或部分具有环状结构的树脂。抗蚀图包括在要增厚的抗蚀图上的表面层，在相同条件下，要增厚的抗蚀图与表面层的腐蚀率(nm/s)之比(要增厚的抗蚀图/表面层)为1.1或更大，或包括在要增厚的抗蚀图上的表面层。形成抗蚀图的工艺包括在形成要增厚的抗蚀图之后在表面涂覆抗蚀图增厚材料。半导体器件包括由抗蚀图形成的图形。半导体器件的制造工艺包括在底层上形成要增厚的抗蚀图之后，在图形的表面涂覆增厚材料来增厚，并通过采用图形作为掩模进行腐蚀以构图底层。

公开(公告)号：CN1470946A

公开(公告)日：2004-01-28

申请号：CN03147412.8

申请日：2003-07-09

Applicant: 富士通株式会社

Inventor： 今纯一 ,  野崎耕司 ,  矢野映

IPC: G03F7/32 ,  G03F7/20 ,  H01L21/027

CPC classification number: G03F7/0392 ,  G03F7/0045 ,  G03F7/0382 ,  Y10S430/114 ,  Y10S430/115 ,  Y10S430/117 ,  Y10S430/12 ,  Y10S430/121 ,  Y10S430/122

Abstract: 一种包含基础树脂和在图案化曝光波长上具有敏感性的光酸生成剂的化学放大刻蚀剂材料；其中，所述化学放大刻蚀剂材料进一步包含通过图案化曝光之外的处理而产生酸或自由基的活化剂。还公开了一种使用它的图案化方法。

公开(公告)号：CN1068951C

公开(公告)日：2001-07-25

申请号：CN96117959.7

申请日：1996-12-25

Applicant: 富士通株式会社

Inventor： 渡部庆二 ,  野崎耕司 ,  五十岚美和 ,  仓光庸子 ,  矢野映 ,  並木崇久 ,  白泷博 ,  大塚庆太 ,  金峰理明 ,  上源裕二

IPC: G11B5/39

Abstract: 本发明的制造磁致电阻磁头的方法包括在构成磁致电阻器件的多层薄膜上形成有机薄膜、在有机薄膜上形成由抗蚀剂或无机薄膜组成的上面的薄膜、制作有机薄膜和上面的薄膜的图形，使有机薄膜图形的边缘从上面的薄膜图形的边缘向内凹入，从而使在上面的薄膜和多层薄膜上形成的薄的薄膜的颗粒不与有机薄膜图形的侧面部分接触的步骤。

公开(公告)号：CN1802606B

公开(公告)日：2012-12-05

申请号：CN02802632.2

申请日：2002-08-12

Applicant: 富士通株式会社

Inventor： 野崎耕司 ,  小泽美和 ,  并木崇久 ,  今纯一 ,  矢野映

IPC: G03F7/00 ,  G03F7/40 ,  H01L21/027

CPC classification number: H01L27/11526 ,  G03F7/0048 ,  G03F7/095 ,  G03F7/40 ,  H01L21/31138 ,  H01L27/105 ,  H01L27/11543

Abstract: 本发明提供了一种利用真空紫外光的光蚀刻法实施构图的技术来形成显微图形的方法，抗蚀图形膨胀用材料是由混合包含树脂、交联剂和任何一种非离子表面活性剂及有机溶剂的水溶性或碱溶性组合物所构成的，其中有机溶剂选自醇、直链酯或环酯、酮、直链醚或环醚。

公开(公告)号：CN101627463B

公开(公告)日：2012-05-30

申请号：CN200780052132.7

申请日：2007-03-13

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  中田义弘 ,  小林靖志 ,  矢野映

IPC: H01L21/3205 ,  C09D183/16 ,  H01L21/312

CPC classification number: H01L21/76834 ,  C09D183/16 ,  H01L21/02123 ,  H01L21/02304 ,  H01L21/02343 ,  H01L21/312 ,  H01L21/3121 ,  H01L21/3125

Abstract: 本发明的半导体装置，具有铜布线层，其中，在该铜布线层上具有：涂布含有从由氨和有机碱所组成的组中选出的至少一种物质的组合物而成的层；位于该层上的含有硅的绝缘膜。从而能够得到具有与作为布线材料的铜的密接性优异的绝缘膜的半导体装置。

公开(公告)号：CN101627463A

公开(公告)日：2010-01-13

申请号：CN200780052132.7

申请日：2007-03-13

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  中田义弘 ,  小林靖志 ,  矢野映

IPC: H01L21/3205 ,  C09D183/16 ,  H01L21/312

CPC classification number: H01L21/76834 ,  C09D183/16 ,  H01L21/02123 ,  H01L21/02304 ,  H01L21/02343 ,  H01L21/312 ,  H01L21/3121 ,  H01L21/3125

Abstract: 本发明的半导体装置，具有铜布线层，其中，在该铜布线层上具有：涂布含有从由氨和有机碱所组成的组中选出的至少一种物质的组合物而成的层；位于该层上的含有硅的绝缘膜。从而能够得到具有与作为布线材料的铜的密接性优异的绝缘膜的半导体装置。