布线电路基板及其制造方法

    公开(公告)号:CN101052266A

    公开(公告)日:2007-10-10

    申请号:CN200710092257.4

    申请日:2007-04-03

    Inventor: 本上满

    Abstract: 本发明的布线电路基板,在基底绝缘层的一面上,平行排列地形成有多个带状的布线图案。各布线图案具有导电层和布线层的叠层结构。另一方面,在基底绝缘层的另外一面上形成有金属薄膜,在金属薄膜上平行排列地形成有多个带状的接地图案。所述布线图案和接地图案被配置成夹着基底绝缘层并且不相对的格子状。即,接地图案被配置成与布线图案之间的区域相对。

    配线电路基板的制造方法
    22.
    发明公开

    公开(公告)号:CN1867226A

    公开(公告)日:2006-11-22

    申请号:CN200610080150.3

    申请日:2006-05-09

    Abstract: 本发明提供一种配线电路基板的制造方法。在基底绝缘层上形成接地用配线层和信号用配线层。通过粘接剂层,在基底绝缘层上形成覆盖绝缘层,以覆盖除了接地用配线层上的部分区域以外的接地用配线层和信号用配线层。在接地用配线层上的部分区域和覆盖绝缘层上形成电磁波屏蔽层。另一方面,通过将树脂溶液涂敷在脱模片上并使其干燥,形成由树脂层和脱模片构成的转印片。接着,通过将树脂层的表面重叠在电磁波屏蔽层的上表面,并进行加热和加压,将转印片层压在电磁波屏蔽层上。然后,将脱模片剥离。

    布线电路基板及其制造方法

    公开(公告)号:CN107846773B

    公开(公告)日:2020-09-18

    申请号:CN201711037358.1

    申请日:2010-08-27

    Abstract: 本发明提供一种布线电路基板及其制造方法,在基底绝缘层上形成多个布线图案和多个镀处理用引线。各布线图案与各镀处理用引线相互形成为一体。在各布线图案的端部设置有电极焊盘,以从各电极焊盘起向布线图案的相反侧延伸的方式设置镀处理用引线。将各镀处理用引线的宽度设定为大于各布线图案的宽度。

    布线电路基板及其制造方法

    公开(公告)号:CN103945642B

    公开(公告)日:2018-02-09

    申请号:CN201410204120.3

    申请日:2010-08-27

    Abstract: 本发明提供一种布线电路基板及其制造方法,在基底绝缘层上形成多个布线图案和多个镀处理用引线。各布线图案与各镀处理用引线相互形成为一体。在各布线图案的端部设置有电极焊盘,以从各电极焊盘起向布线图案的相反侧延伸的方式设置镀处理用引线。将各镀处理用引线的宽度设定为大于各布线图案的宽度。

    布线电路基板
    26.
    发明授权

    公开(公告)号:CN101877936B

    公开(公告)日:2015-07-29

    申请号:CN201010160851.4

    申请日:2010-04-29

    Abstract: 本发明提供一种挠性布线电路基板。FPC基板具有基底绝缘层。在基底绝缘层上形成有多个布线图案。相邻的布线图案彼此空出间隔(d)地分开,各布线图案具有规定的宽度以及厚度(t1)。多个布线图案中的每相邻的两根布线图案构成传输线路对。将布线图案的厚度(t1)相对于相邻的布线图案的间隔(d)的比率设为0.8以上。可以在基底绝缘层上覆盖布线图案地形成覆盖绝缘层。另外,在基底绝缘层的背面设有具有规定厚度的金属层。此外,可以将各传输线路对的差动阻抗设为100Ω。

    布线电路板及其制造方法
    30.
    发明公开

    公开(公告)号:CN102238807A

    公开(公告)日:2011-11-09

    申请号:CN201110105399.6

    申请日:2011-04-26

    CPC classification number: H05K1/056 H05K1/0245 H05K1/0251 Y10T29/49155

    Abstract: 本发明涉及布线电路板及其制造方法。在悬挂主体部之上形成基底绝缘层。在基底绝缘层之上并列形成有读取用布线图案、写入用布线图案以及接地图案。在基底绝缘层之上以覆盖读取用布线图案、写入用布线图案以及接地图案的方式形成有第1覆盖绝缘层。在第1覆盖绝缘层之上,在写入用布线图案的上方的区域形成有接地层。在第1覆盖绝缘层上以覆盖接地层的方式形成有第2覆盖绝缘层。

Patent Agency Ranking