-
公开(公告)号：CN1301591C
公开(公告)日：2007-02-21
申请号：CN03108387.0
申请日：2003-03-28
Applicant: 株式会社东芝
IPC: H03H9/17
CPC classification number: H03H9/173 , H03H9/0095 , H03H9/545 , H03H9/562 , H03H9/564 , H03H9/566 , H03H9/581 , H03H9/585 , H03H9/60 , H03H2009/02196
Abstract: 提供一种电压控制振荡器，其使用薄膜体声波谐振器，该薄膜体声波谐振器使用极化方向统一到膜厚方向的厚10μm以下的单晶强介电体作为压电体。通过使加到该电极的电压，可具有0.01%/V以上的大的振荡频率变化率，相位静噪非常小。这样，可提供具有宽的频率可变范围、频率稳定性高、相位静噪优良、经时变化少、超小型并且可产生多个频率的电压控制振荡器。
-
公开(公告)号：CN119895538A
公开(公告)日：2025-04-25
申请号：CN202480004023.1
申请日：2024-04-03
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L21/301 , H01L21/461
Abstract: 本发明涉及一种半导体装置的制造方法，其具备下述工序：在基板的单晶SiC层上形成SiC层的工序，所述基板具有包含第1面和第2面的多晶SiC基板以及设在第2面上的单晶SiC层；在SiC层上，形成在与第2面平行的第1方向上彼此只以第3宽度分离开的第1绝缘膜及第2绝缘膜的工序；在第1绝缘膜及第2绝缘膜之间的下方，通过除去与第2面平行且沿与第1方向交叉的第2方向延伸的单晶SiC层的第1部分和设在第1部分上并沿第2方向延伸的所述SiC层的第2部分而形成第2槽的工序，所述第2槽在第1方向上具有比第3宽度窄的第2宽度，并沿第2方向延伸，将单晶SiC层及SiC层切断，且在所述第2槽底部多晶SiC基板露出；和通过切割形成第1槽的工序，所述第1槽设在第2槽之下，在第1方向上具有比第2宽度窄的第1宽度，并沿第2方向延伸，将多晶SiC基板切断。
-
公开(公告)号：CN104425565B
公开(公告)日：2017-11-28
申请号：CN201410060066.X
申请日：2014-02-21
Applicant: 株式会社东芝
IPC: H01L29/06
CPC classification number: H01L29/872 , H01L21/18 , H01L29/0619 , H01L29/0688 , H01L29/0692 , H01L29/1608 , H01L29/66068 , H01L29/66212 , H01L29/66333 , H01L29/7395 , H01L29/7811 , H01L29/861 , H01L29/8611 , H01L2924/12032 , H01L2924/12036
Abstract: 本发明的实施方式涉及半导体装置及其制造方法。半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极及第二电极。第一半导体区域具有第一导电型。第一电极与第一半导体区域肖特基接合。第二半导体区域具有第二导电型，设置在第一半导体区域与第一电极之间。第三半导体区域具有第二导电型，设置在第一半导体区域与第一电极之间。第三半导体区域与第一电极欧姆接合。第三半导体区域具有第一部分和深度比第一部分浅的第二部分。第三半导体区域的第一半导体区域侧通过第一部分和第二部分构成凹凸形状。第二电极设置在第一半导体区域的与第一电极相反的一侧。
-
公开(公告)号：CN104282732B
公开(公告)日：2017-06-27
申请号：CN201310722050.6
申请日：2013-12-24
Applicant: 株式会社东芝
IPC: H01L29/06 , H01L29/872 , H01L29/417
CPC classification number: H01L29/872 , H01L29/0603 , H01L29/0615 , H01L29/0619 , H01L29/0692 , H01L29/1608 , H01L29/66037 , H01L29/6606
Abstract: 半导体装置包括第一至第五半导体区域、第一电极及第二电极。第一半导体区域具有第一导电型，与第一半导体区域肖特基接合。第二半导体区域具有第二导电型，设置于第一半导体区域与第一电极之间。第三半导体区域具有第二导电型，设置于第一半导体区域与第一电极之间。第三半导体区域与第一电极欧姆接合。第四半导体区域具有第一导电型，设置于第一半导体区域与第三半导体区域之间。第四半导体区域具有比第一半导体区域的杂质浓度高的杂质浓度。第五半导体区域具有第二导电型，设置于第三半导体区域与第一电极之间。第五半导体区域具有比第三半导体区域的杂质浓度高的杂质浓度。第二电极设置于第一半导体区域的与第一电极相反的一侧。
-
Patent Agency Ranking
公开(公告)号：CN105990402A
公开(公告)日：2016-10-05
申请号：CN201510536237.6
申请日：2015-08-27
Applicant: 株式会社东芝
IPC: H01L29/06
Abstract: 根据一实施方式，半导体装置具备：半导体基板，具有第1面和第2面；元件区域，设于半导体基板；末端区域，设于元件区域的周围的半导体基板，具有设于半导体基板的第1面的第1导电型的第1半导体区域、设在第1半导体区域与第2面之间的第2导电型的第2半导体区域、设在第1半导体区域上的第1绝缘膜、和设在第1半导体区域上且处于第1绝缘膜之间的第2绝缘膜；第1电极，设在元件区域的第1面上，与第1半导体区域电连接；以及第2电极，设在半导体基板的第2面上。
-
公开(公告)号：CN101061634A
公开(公告)日：2007-10-24
申请号：CN200680000322.X
申请日：2006-03-29
Applicant: 株式会社东芝
Abstract: 一种薄膜压电谐振器，包括：具有腔的基底；在该腔的上面延伸的第一电极；位于该第一电极上的压电膜；以及位于该压电膜上的第二电极。该第二电极的外周部分覆盖在该腔上，且被锥角化，以具有小于等于30度的内角，该内角由其外周的部分以及其底部来限定。
-
公开(公告)号：CN101026371A
公开(公告)日：2007-08-29
申请号：CN200710079154.4
申请日：2007-02-14
Applicant: 株式会社东芝
CPC classification number: H03H9/564 , H03H3/02 , H03H9/174 , H03H9/568 , H03H2003/023
Abstract: 一种薄膜压电共振器包括：具有空腔的衬底；第一介电层，设置在所述衬底上以覆盖所述空腔；第二介电层，设置在所述衬底上且设置在所述空腔的周围区域中，且其厚度大于所述第一介电层的厚度；第一电极，设置在所述第一介电层上和所述空腔上方；压电层，设置在所述第一电极上且设置为延伸至所述第二介电层上的区域；以及第二电极，设置在所述压电层上和所述第一电极上方。
-
公开(公告)号：CN101022271A
公开(公告)日：2007-08-22
申请号：CN200710005320.6
申请日：2007-02-14
Applicant: 株式会社东芝
CPC classification number: H03H9/131 , H03H9/13 , H03H9/173 , H03H9/174 , H03H9/568 , H03H9/605 , H03H2003/0428 , H03H2003/0471
Abstract: 提供一种薄膜压电谐振器，具有：支撑基板和设置在上述支撑基板上、一部分由上述支撑基板来支撑、另一部分与上述支撑基板相离的层叠体；其特征在于，上述层叠体具有：以铝为主要成分的第1电极，层叠在上述第1电极上、以氮化铝为主要成分的压电膜，层叠在上述压电膜上、以密度大于等于铝密度1.9倍的金属为主要成分的第2电极。
-
公开(公告)号：CN1652458A
公开(公告)日：2005-08-10
申请号：CN200510006851.8
申请日：2005-01-28
Applicant: 株式会社东芝
IPC: H03H9/15
CPC classification number: H03H9/02015 , H01H2057/006 , H01L41/0477 , H01L41/094 , H01L41/316 , H01L41/319 , H03H3/02 , H03H9/02094 , H03H9/173 , H03H9/174 , H03H9/175 , H03H9/542 , H03H9/582 , H03H9/605 , H03H2003/021 , H03H2003/023 , H03H2003/025 , Y10T29/42 , Y10T29/435 , Y10T29/49002 , Y10T29/49005 , Y10T29/49117 , Y10T29/49155
Abstract: 一种压电薄膜器件包括设置在衬底上的非晶态金属膜和设置在非晶态金属膜上的压电膜。压电膜的一个晶轴在垂直于非晶态金属的表面的方向上对齐。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.03 seconds)
