公开(公告)号：CN102931221B

公开(公告)日：2016-06-29

申请号：CN201210280030.3

申请日：2012-08-08

Applicant: 瑞萨电子株式会社

Inventor： 冈本康弘 ,  中山达峰 ,  井上隆 ,  宫本广信

IPC: H01L29/20 ,  H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L21/02458 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7786

Abstract: 提供一种半导体器件及制造该半导体器件的方法。具体涉及包括氮化物半导体层的半导体器件及制造该半导体器件的方法。半导体器件包括：第一氮化物半导体层；形成在第一氮化物半导体层上的第二氮化物半导体层；通过栅极绝缘膜面对第二氮化物半导体层的栅电极。因为通过堆叠多个Al组成比彼此不同的半导体层形成第二氮化物半导体层，因此第二氮化物半导体层的Al组成比阶段式改变。形成第二氮化物半导体层的半导体层在相同方向上被极化，使得这些半导体层中更靠近栅电极的半导体层具有更高(或更低)的极化强度。即多个半导体层的极化强度基于它们与栅电极的距离而以如下倾向改变，使得在两个半导体层的界面的每一个处，负电荷量变得大于正电荷量。

公开(公告)号：CN104821340A

公开(公告)日：2015-08-05

申请号：CN201510060876.X

申请日：2015-02-05

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  三浦喜直 ,  井上隆

IPC: H01L29/80

Abstract: 本发明涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间，从而防止因雪崩击穿而造成元件破裂。

公开(公告)号：CN103545352A

公开(公告)日：2014-01-29

申请号：CN201310293438.9

申请日：2013-07-12

Applicant: 瑞萨电子株式会社

Inventor： 冈本康宏 ,  井上隆 ,  中山达峰 ,  根贺亮平 ,  金泽全彰 ,  宫本广信

IPC: H01L29/41 ,  H01L29/78

CPC classification number: H01L29/452 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L29/41 ,  H01L29/41725

Abstract: 本发明涉及一种半导体器件。提高由氮化物半导体材料制成的场效应晶体管的可靠性。一种欧姆电极包括多个隔离以彼此分开的单元电极。利用这种构造，可以防止导通态电流在y轴方向（负方向）上在单元电极中流动。此外，在相应的单元电极中，可以防止在y轴方向（负方向）上流动的导通态电流的电流密度增加。结果，可以提高欧姆电极的电迁移阻抗。

公开(公告)号：CN110098258B

公开(公告)日：2024-10-01

申请号：CN201910087496.3

申请日：2019-01-29

Applicant: 瑞萨电子株式会社

Inventor： 冈本康宏 ,  町田信夫 ,  新井耕一 ,  久田贤一 ,  山下泰典 ,  江口聪司 ,  宫本广信 ,  酒井敦 ,  永久克己

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的各实施例涉及半导体器件及其制造方法。在作为SiC衬底的半导体衬底上形成漂移层。漂移层包括第一至第三n型半导体层和p型杂质区域。在此，第二n型半导体层的杂质浓度高于第一n型半导体层的杂质浓度和第三n型半导体层的杂质浓度。而且，在平面图中，位于彼此相邻的p型杂质区域之间的第二半导体层与在沟槽中形成的栅极电极的至少一部分重叠。

公开(公告)号：CN106920833B

公开(公告)日：2022-01-07

申请号：CN201611153469.4

申请日：2016-12-14

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开涉及半导体器件及其制造方法。其中MISFET形成为包括：共掺杂层，形成在衬底之上并且具有n型半导体区域和p型半导体区域；以及栅电极，经由栅极绝缘膜形成在共掺杂层之上。共掺杂层包含的p型杂质Mg的量大于n型杂质Si的量。因此，通过源于p型杂质(这里为Mg)的载体(空穴)来取消源于共掺杂层中的n型杂质(这里为Si)的载体(电子)，从而允许将共掺杂层用作p型半导体区域。通过将氢引入共掺杂层中的将要形成有n型半导体区域的区域来灭活Mg，从而使得该区域用作n型半导体区域。通过如此将氢引入到共掺杂层，可以在同一层中形成p型半导体区域和n型半导体区域。

公开(公告)号：CN105870116B

公开(公告)日：2020-10-27

申请号：CN201610022590.7

申请日：2016-01-14

Applicant: 瑞萨电子株式会社

Inventor： 三浦喜直 ,  宫本广信 ,  冈本康宏

IPC: H01L27/02 ,  H01L25/07 ,  H01L27/06 ,  H01L29/20 ,  H01L29/205 ,  H01L29/778 ,  H01L29/872 ,  H01L23/49 ,  H01L23/482 ,  H02M7/5387

Abstract: 本发明涉及一种半导体器件。限制了半导体器件的切换波形的振铃。例如，安置互连(L5)，其用作功率晶体管(Q3)的源极和二极管(D4)的阴极，并且还用作功率晶体管(Q4)的漏极和二极管(D3)的阳极。换句话讲，功率晶体管和与这个功率晶体管串联耦合的二极管形成在同一半导体芯片中；另外，用作功率晶体管的漏极的互连和用作二极管的阳极的互连彼此共用。这个结构使得可以减小彼此串联耦合的功率晶体管和二极管之间的寄生电感。

公开(公告)号：CN104716176B

公开(公告)日：2019-06-14

申请号：CN201410784150.6

申请日：2014-12-16

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  三浦喜直 ,  井上隆

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/417

CPC classification number: H01L29/7787 ,  H01L21/0274 ,  H01L21/3065 ,  H01L23/535 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/1087 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/402 ,  H01L29/4175 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786

Abstract: 根据本发明的各个实施例，半导体器件的特性得到改进。该半导体器件包括：形成在衬底上方的电位固定层、沟道下层、沟道层和势垒层、穿过势垒层并且一直到达沟道层中部的沟槽、经由绝缘膜设置在沟槽中的栅极电极、以及分别形成在势垒层之上在栅极电极两侧的源极电极和漏极电极。在一直到达电位固定层的通孔内的耦合部将电位固定层与源极电极电耦合。这可以减少特性诸如阈值电压和导通电阻的波动。

公开(公告)号：CN108933177A

公开(公告)日：2018-12-04

申请号：CN201810509445.0

申请日：2018-05-24

Applicant: 瑞萨电子株式会社

Inventor： 宫本广信 ,  中山达峰 ,  冈本康宏 ,  壶井笃司

IPC: H01L29/78 ,  H01L29/778 ,  H01L29/20 ,  H01L21/335 ,  H01L21/336

Abstract: 本发明涉及制造半导体器件的方法和半导体器件。使用氮化物半导体的半导体器件的特性得到改善。本发明的半导体器件包括缓冲层、沟道层、势垒层、台面型2DEG溶解层、源电极、漏电极、形成在台面型2DEG溶解层上的栅极绝缘膜、以及上覆栅电极。半导体器件的栅极绝缘膜包括形成在台面型2DEG溶解层上的溅射膜以及形成在溅射膜上的CVD膜。溅射膜是通过使用包括绝缘体的靶材的溅射处理在非氧化气氛中形成的。这使得可以降低MOS界面处和栅极绝缘膜中的正电荷量并且增加阈值电压，并且从而改善常关特性。

公开(公告)号：CN108735810A

公开(公告)日：2018-11-02

申请号：CN201810353102.X

申请日：2018-04-19

Applicant: 瑞萨电子株式会社

Inventor： 三浦喜直 ,  宫本广信

IPC: H01L29/772 ,  H01L21/336

CPC classification number: H01L29/7787 ,  H01L21/02381 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/0273 ,  H01L21/28581 ,  H01L21/30621 ,  H01L21/32139 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/432 ,  H01L29/475 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/772 ,  H01L29/66045

Abstract: 本发明提供一种半导体器件和半导体器件的制造方法，使半导体器件的特性得到改善。该半导体器件包括：顺序层叠的由第一氮化物半导体层构成的缓冲层、由第二氮化物半导体层构成的沟道层、以及由第三氮化物半导体层构成的势垒层；以及形成于势垒层之上的由台面型的第四氮化物半导体层构成的帽层。该半导体器件还包括：形成于帽层的一侧之上的源极电极、形成于帽层的另一侧之上的漏极电极、以及形成于帽层之上的第一栅极电极。第一栅极电极和帽层是肖特基接合的。按照这种方式在帽层上提供了肖特基栅极电极即第一栅极电极，以便当施加栅极电压时，向整个帽层施加电场并且耗尽层扩散。因此，可以抑制栅极漏电流。

公开(公告)号：CN104051515B

公开(公告)日：2018-10-16

申请号：CN201410090758.9

申请日：2014-03-12

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  根贺亮平 ,  金泽全彰 ,  井上隆

IPC: H01L29/778

Abstract: 本发明提供了一种半导体器件，为了改进半导体器件的性能。例如，假设在缓冲层和沟道层之间插入超晶格层，被引入到形成超晶格层的一部分的氮化物半导体层中的受主的浓度高于被引入到形成超晶格层的另一部分的氮化物半导体层中的受主的浓度。也即，被引入到具有小带隙的氮化物半导体层中的受主的浓度高于被引入到具有大带隙的氮化物半导体层中的受主的浓度。