公开(公告)号：KR100184460B1

公开(公告)日：1999-05-15

申请号：KR1019950029243

申请日：1995-09-06

Applicant: 삼성전자주식회사

Inventor： 김시한

IPC: G06F3/153

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야 :
그래픽 제어기의 비트 블록 전송방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 :
소오스와 지정좌표 크기 차이가 발생되더라도 단 한번의 비트블럭전송동작을 수행함으로써 시간의 단축 및 능률의 향상을 꾀할수 있는 비트 블럭 전송방법을 제공함에 있다.
3. 발명의 해결방법의 요지 :
호스트 프로세서 또는 파라미터 추출기로부터 발생되는 상기 소오스와 지정좌표가 서로 상이한 경우, 상기 소오스의 행방향과 지정좌표의 행방향을 비교한 뒤, 새로운 행축 지정좌표를 구성하여 비트 블럭 전송을 수행하는 제1단계와; 상기 호스트 프로세서 또는 파라미터 추출기로부터 발생되는 상기 소오스와 지정좌표가 서로 상이한 경우, 상기 소오스의 열방향과 지정좌표의 열방향을 비교한 뒤, 새로운 열축 지정좌표를 구성하여 비트 블럭 전송을 수행하는 제2단계를 적어도 구비한다.
4. 발명의 중요한 용도 :
고속의 그래픽 제어기에 사용된다.

公开(公告)号：KR1019970049849A

公开(公告)日：1997-07-29

申请号：KR1019950066879

申请日：1995-12-29

Applicant: 삼성전자주식회사

Inventor： 김시한

IPC: G06T1/00

Abstract: 본 발명은 여러 가지 칼라 포맷의 데이터를 24비트 트루 칼라로 시리얼라이즈 시키는 로직회로에 관한 것으로서, 플래그 신호를 출력하는 디크리먼트 카운터; 칼라모드의 정보를 입력받아, 상기 디크리먼트 카운터의 초기값을 결정하는 모드 디코더; 상기 디크리먼트 카운터로부터 출력된 플래그 신호와 메인 클럭 신호의 조합에 의해 로드신호와 클럭신호를 상기 디클리먼트 카운터에 출력하는 스테이트 머신; 상기 디크리먼트 카운터로부터 출력되는 신호와 바이트 인에이블 신호로부터 유효 바이트를 결정하는 바이트 선택부; 및 상기 바이트 선택부로부터 출력된 바이트 신호와 입력데이터에 의해 최종의 유효 바이트인 24비트 데이터를 결정하는 시리얼 라이즈를 포함한다.
따라서, 상술한 바와 같이 본 발명은 다양한 형태의 칼라 데이타의 포맷을 일률적인 24비트 칼러 데이터의 포맷으로 변환함으로써, 처리시간의 향상 효과를 갖는다.

公开(公告)号：KR1019930011442B1

公开(公告)日：1993-12-08

申请号：KR1019910006588

申请日：1991-04-24

Applicant: 삼성전자주식회사

Inventor： 김시한 ,  박돈하

IPC: G06F3/00

Abstract: The device has respective interfacing devices, for connection of external devices to the main computer, which are connected with internal data and address bus, and a controlling part (4) for controlling selection of the connected interface device. The controlling part (4) is connected with the main computer by slot (2) to receive signal of system bus (11) and comprises a decoder part (41) for selecting I/O address, and a selecting part for comprising register and multiplexer for selecting external dip switch or program control mode, and the output of the controlling part (11) is connected with each external device through an assigned connection port.

Abstract translation: 该装置具有用于连接与内部数据和地址总线连接的外部设备与主计算机的各自的接口装置，以及用于控制连接的接口装置的选择的控制部分（4）。 控制部分（4）通过时隙（2）与主计算机连接以接收系统总线（11）的信号，并且包括用于选择I / O地址的解码器部分（41），以及包括寄存器和多路复用器 用于选择外部拨码开关或程序控制模式，并且控制部分（11）的输出通过分配的连接端口与每个外部设备连接。