公开(公告)号：KR1020010105829A

公开(公告)日：2001-11-29

申请号：KR1020000026790

申请日：2000-05-18

Applicant: 삼성전자주식회사

Inventor： 남경우

IPC: G11C29/00

Abstract: An electrostatic adhesion tester for thin film conductors. In one embodiment, a device is provided for testing the adhesion strength of a thin film conductor that has been formed upon a substrate. The device includes an adhesion tester that is primarily comprised of a conducting portion. The conducting portion is applied to the thin film conductor so that it does not physically contact the thin film conductor, but leaves a small space therebetween. A power supply may further be provided for coupling to either the adhesion tester, the thin film conductor, or both in order to create a potential difference between the conducting portion and the thin film conductor. The potential difference creates an electric field between the conducting portion and the thin film conductor that induces stress in the thin film conductor. A measuring device may also be provided for coupling to the adhesion tester and the thin film conductor in order to measure an electrical parameter of the electric field, which is indicative of the adhesion strength.

Abstract translation: 一种用于薄膜导体的静电粘合测试仪。 在一个实施例中，提供了一种用于测试已经形成在基底上的薄膜导体的粘附强度的装置。 该装置包括主要由导电部分组成的粘合试验机。 导电部分被施加到薄膜导体，使得其不物理地接触薄膜导体，而是在它们之间留下小的空间。 为了在导电部分和薄膜导体之间产生电位差，可以进一步提供电源用于耦合到粘附测试仪，薄膜导体或两者。 电位差在导电部分和薄膜导体之间产生电场，其在薄膜导体中引起应力。 还可以提供测量装置，用于耦合到粘合测试仪和薄膜导体，以测量电场的电参数，这表示粘合强度。

公开(公告)号：KR100301046B1

公开(公告)日：2001-09-06

申请号：KR1019980035853

申请日：1998-09-01

Applicant: 삼성전자주식회사

Inventor： 이호철 ,  남경우

IPC: G11C7/10

Abstract: 그래픽 처리속도를 향상시킬 수 있는 듀얼포트를 갖는 고속 싱크로너스 메모리장치가 개시된다. 상기 싱크로너스 메모리장치에서는, 데이터 입력버퍼가, 제1클럭의 상승에지에 동기되어, 제1포트를 통해 입력되는 데이터를 버퍼링하여 메모리셀 어레이로 전달한다. 제1데이터 출력버퍼가, 상기 제1클럭의 상승에지에 동기되어, 상기 메모리셀 어레이로부터 출력되는 데이터를 버퍼링하여 상기 제1포트를 통해 외부로 출력한다. 일정량의 데이터 저장장소인 레지스터가, 상기 메모리셀 어레이로부터 출력되는 데이터를 일시적으로 저장한다. 제2데이터 출력버퍼가, 제2클럭의 상승에지 및 하강에지 모두에 동기되어, 상기 레지스터로부터 출력되는 데이터를 버퍼링하여 제2포트를 통해 외부로 출력한다. 상기 제2클럭은 상기 제1클럭과 주기가 다르고 동기하지 않는 서로 다른 클럭이며, 필요에 따라 상기 제2클럭으로서 상기 제1클럭과 동일한 클럭이 사용될 수 있다.

公开(公告)号：KR1019990074904A

公开(公告)日：1999-10-05

申请号：KR1019980008800

申请日：1998-03-16

Applicant: 삼성전자주식회사

Inventor： 남경우 ,  배원일

IPC: G11C11/413

Abstract: 동기식 반도체 기억 장치를 위한 어드레스 래치 장치 및 방법이 개시된다. 이 장치는, 외부로부터 입력되는 외부 행 어드레스 또는 외부 모드 레지스터 세트(MRS) 어드레스를 입력하여 버퍼링하는 어드레스 버퍼와, 버퍼링된 외부 행 어드레스 또는 외부 MRS 어드레스를 내부 클럭 신호에 응답하여 전송하는 제1 신호 전송 수단과, 제1 신호 전송 수단으로부터 출력되는 어드레스를 래치하는 제1 래치와, 제1 래치에 래치된 어드레스를 제어 신호에 응답하여 전송하는 제2 신호 전송 수단과, 제2 신호 전송 수단으로부터 출력되는 어드레스를 래치하는 제2 래치와, 동기식 반도체 기억 장치가 MRS 상태이거나 행 활성 상태일 때만 제어 신호를 발생하는 제어 신호 발생 수단과, 제2 래치에 래치된 어드레스를 MRS 명령에 응답하여 내부 MRS 어드레스로서 출력하는 제1 어드레스 발생 수단 및 제2 래치에 래치된 어드레스를 행 활성 명령에 응� ��하여 내부 행 어드레스로서 출력하는 제2 어드레스 발생 수단을 구비하는 것을 특징으로 한다.

公开(公告)号：KR1019980083996A

公开(公告)日：1998-12-05

申请号：KR1019970019552

申请日：1997-05-20

Applicant: 삼성전자주식회사

Inventor： 남경우

IPC: G11C11/406

Abstract: 셀프 리프레쉬 동작의 일부에 자동 리프레쉬 동작과 같은 방식을 포함하는 디램 장치의 리프레쉬 제어 방법을 개시한다.
자동 리프레쉬 명령이 입력되면, 리프레쉬 엔터 펄스를 발생시켜 RAS 마스터 신호를 인에이블하여 리프레쉬를 시작하고, 상기 리프레쉬 엔터 펄스에 의해 인에이블된 리프레쉬 마스터 신호에 의해 일정 시간뒤에 자동으로 발생된 펄스가 RAS 마스터 신호를 다시 디세이블하여 리프레쉬를 끝내는 자동 리프레쉬 제어 방법을 구비하는 디램 리프레쉬 제어 방법에 있어서, 셀프 리프레쉬 명령이 입력되면 첫번째 리프레쉬 주기는 상기 자동 리프레쉬 명령이 입력될 때 발생된 상기 리프레쉬 엔터 펄스가 발생하여 상기 자동 리프레쉬와 같은 방식으로 리프레쉬가 수행된다.
두번째 리프레쉬 주기부터는 셀프 리프레쉬 정보에 의해 인에이블된 셀프 리프레쉬 오실레이터의 출력으로부터 일정 주기의 펄스를 발생시켜 그 펄스가 상기 리프레쉬 엔터 펄스와 같은 입력으로 RAS 마스터 신호를 인에이블하여 상기 첫번째 리프레쉬 주기와 같이 리프레쉬를 수행하는 셀프 리프레쉬 제어 방법을 더 구비하는 것을 특징으로 하는 디램 리프레쉬 제어 방법을 제공한다.

公开(公告)号：KR1019980011451A

公开(公告)日：1998-04-30

申请号：KR1019960028821

申请日：1996-07-16

Applicant: 삼성전자주식회사

Inventor： 남경우

IPC: G11C11/407

公开(公告)号：KR1020090041297A

公开(公告)日：2009-04-28

申请号：KR1020070125102

申请日：2007-12-04

Applicant: 삼성전자주식회사

Inventor： 이동혁 ,  남경우

IPC: G11C11/401 ,  G11C11/406

CPC classification number: G11C11/406 ,  G11C7/1075 ,  G11C11/40603 ,  G11C11/40618

Abstract: A method, device, and a system for preventing refresh starvation in shared bank is provided to use a refresh generation counter which by including a memory system preventing the refresh shortage. A mobile device(200) comprises an antenna(204) used for connecting with a wireless telecommunications system while having a memory system(202) preventing the refresh shortage. A memory system comprises a modem chip(206), an LCD(210), an AP(Application Processor) / Media chip(212), a first memory apparatus(216), a second memory device(218), and a third memory device(220). A modem chip transmits/receives data to/from the wireless telecommunications system through an antenna. The modem chip comprises a modem data processor(208) for communications of the wireless telecommunications system.

Abstract translation: 提供一种用于防止共享库中的刷新不足的方法，设备和系统，以使用刷新生成计数器，其通过包括防止刷新不足的存储器系统。 移动设备（200）包括用于与无线电信系统连接的天线（204），同时具有防止刷新不足的存储器系统（202）。 存储器系统包括调制解调器芯片（206），LCD（210），AP（应用处理器）/媒体芯片（212），第一存储器设备（216），第二存储器设备（218）和第三存储器 设备（220）。 调制解调器芯片通过天线向/从无线电信系统发送/接收数据。 调制解调器芯片包括用于无线电信系统的通信的调制解调器数据处理器（208）。

公开(公告)号：KR100551480B1

公开(公告)日：2006-02-13

申请号：KR1020040085255

申请日：2004-10-25

Applicant: 삼성전자주식회사

Inventor： 김시영 ,  정양훈 ,  남경우 ,  이종원 ,  이윤수 ,  원명규

IPC: G11C7/10

Abstract: 프로세서와 비휘발성 메모리("NVM") 사이에 위치하는 중재기를 포함하는 메모리 장치 및 이 메모리 장치를 포함한 시스템이 개시된다. 본 발명의 일 실시예에 따른 상기 메모리 장치는 상기 프로세서 또는 상기 NVM으로부터 데이터를 수신하여 저장하는 메모리; 및 상기 프로세서 또는 상기 NVM으로부터 상기 메모리의 접근을 제어하는 디렉트 메모리 엑세스 제어기 ("DMAC")를 포함하되, 상기 프로세서와 상기 DMAC, 상기 프로세서와 상기 메모리, 및 상기 DMAC와 상기 메모리 사이의 데이터 송수신을 조절하기 위하여 상기 DMAC는 중재기(Arbiter)를 포함하고 있다. 상기 중재기의 동작에 의하여 전체 시스템의 전원 소모의 감소 및 데이터 전송을 빠르게 할 수 있다.

Abstract translation: 公开了一种包括位于处理器和非易失性存储器（“NVM”）之间的仲裁器的存储器设备以及包括该存储器设备的系统。 根据本发明实施例的存储设备包括用于接收和存储来自处理器或NVM的数据的存储器; 以及用于控制来自处理器或NVM的存储器的访问的直接存储器访问控制器（“DMAC”），其中DMAC，处理器和存储器， DMAC包含一个仲裁器。 仲裁器的操作可以降低整个系统的功耗并加速数据传输。

公开(公告)号：KR100482368B1

公开(公告)日：2005-04-13

申请号：KR1020020051030

申请日：2002-08-28

Applicant: 삼성전자주식회사

Inventor： 남경우 ,  김송원

IPC: G11C11/401

CPC classification number: G11C11/40603 ,  G11C11/406 ,  G11C11/40615 ,  G11C2211/4061

Abstract: 고속동작에서의 리프레쉬 페일을 최소화하기 위한 리프레쉬 회로를 갖는 리프레쉬 타입 반도체 메모리 장치가 개시된다. 복수의 리프레쉬 타입 메모리 셀들과, 리프레쉬 동작을 외부의 명령없이 내부적으로 행하면서 데이터의 입출력을 행하는 리프레쉬 타입 반도체 메모리 장치는, 연속적인 라이트 동작시에 발생 가능한 리프레쉬 페일을 방지하기 위하여, 라이트 인에이블 신호의 액티브 천이에 응답된 신호와 리드동작 시에 발생되는 더미 리프레쉬 신호에 응답하여 리프레쉬 요청동작 차단신호를 디세이블 시키는 강제 리프레쉬 요청신호 발생부를 가지는 리프레쉬 회로를 구비함에 의해, 라이트 사이클 타임을 개선하고 아울러 리프레쉬 페일을 최소화한다.

公开(公告)号：KR1020040019485A

公开(公告)日：2004-03-06

申请号：KR1020020051030

申请日：2002-08-28

Applicant: 삼성전자주식회사

Inventor： 남경우 ,  김송원

IPC: G11C11/401

CPC classification number: G11C11/40603 ,  G11C11/406 ,  G11C11/40615 ,  G11C2211/4061

Abstract: PURPOSE: A refresh type semiconductor memory device having a refresh circuit is provided to minimize refresh fail at high speed operation. CONSTITUTION: According to the refresh type semiconductor memory device performing data input/output as performing a refresh operation internally without an external command, a main pulse generator(320) disables a refresh request operation block signal in response to a signal responding to active transition of a write enable signal and a dummy refresh signal generated during a read operation, in order to prevent refresh fail which is generated during a continuous write operation. The signal responding to the active transition of the write enable signal and the dummy refresh signal are pulse signals.

Abstract translation: 目的：提供具有刷新电路的刷新型半导体存储器件，以最大限度地减少高速操作时的刷新失败。 构成：根据刷新型半导体存储器件，执行数据输入/输出作为内部执行刷新操作而没有外部命令，主脉冲发生器（320）响应于响应于主动转换的信号而禁用刷新请求操作块信号 写入使能信号和在读取操作期间产生的虚拟刷新信号，以防止在连续写入操作期间产生的刷新失败。 响应于写入使能信号和虚拟刷新信号的有源转换的信号是脉冲信号。

公开(公告)号：KR1020030048624A

公开(公告)日：2003-06-25

申请号：KR1020010078580

申请日：2001-12-12

Applicant: 삼성전자주식회사

Inventor： 남경우 ,  황성민

IPC: G11C8/08

CPC classification number: G11C8/08 ,  G11C5/148 ,  G11C8/18

Abstract: PURPOSE: A semiconductor memory device is provided to operate at an execution mode without inputting the external execution command signals by incorporating thereinto a circuit to generate a word line activation signal in the semiconductor chip. CONSTITUTION: A semiconductor memory device having a standby mode and an execution mode includes a first execution mode signal generation circuit for generating a first execution mode signal(PACT1) by receiving external execution command signals and a second execution mode signal generation circuit(20) for generating a second execution mode signal(PACT2) having a predetermined pulse width after a predetermined time is passed after the power-up signal is received and the power-up is accomplished. The semiconductor memory device is operated at the first execution mode when the input of the external execution command signals is allowable and the semiconductor memory device is operated at the second execution mode when the input of the external execution command signals is impossible.

Abstract translation: 目的：提供半导体存储器件，以在执行模式下操作，而不通过在其中并入电路来输入外部执行命令信号以在半导体芯片中产生字线激活信号。 构成：具有待机模式和执行模式的半导体存储器件包括：第一执行模式信号产生电路，用于通过接收外部执行命令信号产生第一执行模式信号（PACT1）;以及第二执行模式信号生成电路（20），用于 在接收到上电信号并且上电之后经过预定时间之后，生成具有预定脉冲宽度的第二执行模式信号（PACT2）。 当外部执行命令信号的输入是允许的并且当外部执行命令信号的输入不可能时半导体存储器件在第二执行模式下操作时，半导体存储器件在第一执行模式下操作。