公开(公告)号：KR100855587B1

公开(公告)日：2008-09-01

申请号：KR1020070005158

申请日：2007-01-17

Applicant: 삼성전자주식회사

Inventor： 오치성 ,  김용준 ,  남경우 ,  김진국

IPC: G06F13/16 ,  G06F12/00 ,  G06F15/167 ,  G06F15/16

CPC classification number: G11C5/02 ,  G11C8/12

Abstract: 본 발명은 메일박스 영역을 가지는 멀티패스 액세스블 반도체 메모리 장치 및 그에 따른 메일박스 액세스 제어방법에 관한 것으로, 본 발명에 일예에 따른 반도체 메모리 장치는, 독립적으로 설치된 복수의 포트들과 동작적으로 연결되며, 상기 포트들 중 권한이 부여된 하나의 포트와의 사이에 형성된 데이터 액세스 패스를 통하여 선택적으로 액세스되며, 메모리 셀 어레이 내에 적어도 하나 이상 할당된 공유메모리 영역과; 상기 포트들간의 메시지 통신을 제공하기 위해 각 포트별로 독립적으로 구비되며, 상기 데이터 액세스 패스를 형성하는 데이터 입출력 라인을 공유하여 상기 공유메모리 영역의 특정 어드레스에 대응하여 액세스되는 메일박스 영역들을 구비한다. 본 발명에 따르면, 메일박스의 효율적인 배치 및 효율적인 메시지 액세스 패스 구현이 가능해진다.
포트, 메일박스, one dram, 액세스 패스, 공유메모리 영역

公开(公告)号：KR100591760B1

公开(公告)日：2006-06-22

申请号：KR1020040001617

申请日：2004-01-09

Applicant: 삼성전자주식회사

Inventor： 이유미 ,  남경우

IPC: G11C11/401

CPC classification number: G11C11/40622 ,  G11C7/1045 ,  G11C11/406

Abstract: 여기에는 메모리 사이즈가 가변되는 기능을 갖는 반도체 메모리 장치가 개시되어 있다. 어레이는 2
N 개의 메모리 블록들을 포함하며, 행 선택 회로는 리프레쉬 어드레스에 응답하여 상기 메모리 블록들을 선택한다. 특히, 리프레쉬 동작 동안, 상기 행 선택 회로는 상기 리프레쉬 어드레스 중 N개 또는 그 보다 적은 수의 하위 어드레스 비트들에 응답하여 메모리 블록들을 선택하고 상기 리프레쉬 어드레스 중 나머지 어드레스 비트들에 응답하여 상기 선택된 메모리 블록의 워드 라인을 선택한다. 결과적으로, 비록 메모리 사이즈의 변경에 따라 리프레쉬 주기가 가변되더라도, 동일한 위치에 있는 상기 메모리 블록들의 워드 라인들은 상기 리프레쉬 동작 동안 메모리 사이즈의 변경에 관계없이 동일한 주기 (또는 동일한 리프레쉬 사이클 주기)로 선택된다.

Abstract translation: 公开了具有改变存储器大小的功能的半导体存储器件。 该数组是2

公开(公告)号：KR1020050073264A

公开(公告)日：2005-07-13

申请号：KR1020040001617

申请日：2004-01-09

Applicant: 삼성전자주식회사

Inventor： 이유미 ,  남경우

IPC: G11C11/401

CPC classification number: G11C11/40622 ,  G11C7/1045 ,  G11C11/406

Abstract: 여기에는 메모리 사이즈가 가변되는 기능을 갖는 반도체 메모리 장치가 개시되어 있다. 어레이는 2
N 개의 메모리 블록들을 포함하며, 행 선택 회로는 리프레쉬 어드레스에 응답하여 상기 메모리 블록들을 선택한다. 특히, 리프레쉬 동작 동안, 상기 행 선택 회로는 상기 리프레쉬 어드레스 중 N개 또는 그 보다 적은 수의 하위 어드레스 비트들에 응답하여 메모리 블록들을 선택하고 상기 리프레쉬 어드레스 중 나머지 어드레스 비트들에 응답하여 상기 선택된 메모리 블록의 워드 라인을 선택한다. 결과적으로, 비록 메모리 사이즈의 변경에 따라 리프레쉬 주기가 가변되더라도, 동일한 위치에 있는 상기 메모리 블록들의 워드 라인들은 상기 리프레쉬 동작 동안 메모리 사이즈의 변경에 관계없이 동일한 주기 (또는 동일한 리프레쉬 사이클 주기)로 선택된다.

公开(公告)号：KR100480553B1

公开(公告)日：2005-07-12

申请号：KR1019970019552

申请日：1997-05-20

Applicant: 삼성전자주식회사

Inventor： 남경우

IPC: G11C11/406

Abstract: 셀프 리프레쉬 동작의 일부에 자동 리프레쉬 동작과 같은 방식을 포함하는 디램 장치의 리프레쉬 제어 방법을 개시한다.
자동 리프레쉬 명령이 입력되면, 리프레쉬 엔터 펄스를 발생시켜 RAS 마스터 신호를 인에이블하여 리프레쉬를 시작하고, 상기 리프레쉬 엔터 펄스에 의해 인에이블된 리프레쉬 마스터 신호에 의해 일정 시간뒤에 자동으로 발생된 펄스가 RAS 마스터 신호를 다시 디세이블하여 리프레쉬를 끝내는 자동 리프레쉬 제어 방법을 구비하는 디램 리프레쉬 제어 방법에 있어서, 셀프 리프레쉬 명령이 입력되면 첫번째 리프레쉬 주기는 상기 자동 리프레쉬 명령이 입력될 때 발생된 상기 리프레쉬 엔터 펄스가 발생하여 상기 자동 리프레쉬와 같은 방식으로 리프레쉬가 수행된다.
두번째 리프레쉬 주기부터는 셀프 리프레쉬 정보에 의해 인에이블된 셀프 리프레쉬 오실레이터의 출력으로부터 일정 주기의 펄스를 발생시켜 그 펄스가 상기 리프레쉬 엔터 펄스와 같은 입력으로 RAS 마스터 신호를 인에이블하여 상기 첫번째 리프레쉬 주기와 같이 리프레쉬를 수행하는 셀프 리프레쉬 제어 방법을 더 구비하는 것을 특징으로 하는 디램 리프레쉬 제어 방법을 제공한다.

公开(公告)号：KR100331547B1

公开(公告)日：2002-04-06

申请号：KR1019990019984

申请日：1999-06-01

Applicant: 삼성전자주식회사

Inventor： 남경우

IPC: G11C11/407 ,  G11C11/406

CPC classification number: G11C11/406

Abstract: 메모리셀 데이터의리프레쉬수행을위해레지스터의저장값에따라리프레쉬사이클을조정하는리프레쉬제어회로및 이를구비하는동적메모리장치의리프레쉬방법이개시된다. 본발명은행과열로배열되는복수개의메모리셀들로구성되는메모리블락을가지며, 일정시간마다메모리셀에저장된데이터를리프레쉬하도록리프레쉬사이클을조정하는리프레쉬제어회로를갖는동적메모리장치에있어서, 리프레쉬제어회로는리프레쉬를지시하는리프레쉬신호에응답하고클럭신호를분할하여다수개의분주신호들을발생하는리프레쉬카운터와, 분주신호들을수신하여리프레쉬사이클을선정하는레지스터의저장값과매칭되는구간에서리프레쉬사이클에해당하는리프레쉬활성화신호를발생하는리프레쉬활성화신호발생기를구비한다.

公开(公告)号：KR100299183B1

公开(公告)日：2001-11-07

申请号：KR1019990038613

申请日：1999-09-10

Applicant: 삼성전자주식회사

Inventor： 남경우

IPC: G11C11/407

CPC classification number: G11C7/222 ,  G06F9/3869 ,  G11C7/1039

Abstract: 본발명은고속파이프라인장치및 그제어신호발생방법에관한것으로서, 특히본 발명의장치는적어도하나이상은서로다른전달시간(T1, T2, ... Tn ≤P : P는기준클럭신호의 1주기)을가지며, 입력단과출력단사이에종속연결된 n(n은자연수) 데이터패스수단들과, 상기각 데이터패스수단의입력단에배치되어전단으로부터패스된데이터를래치하기위한 n 파이프레지스터들과, 입력단으로부터출력단까지데이터의총 전달시간(Ttotal)이 Ttotal =되도록하기위하여, 상기 n 파이프레지스터들중 제 n 파이프라인제어신호를기준클럭신호에응답하여발생하고, 상기제 n 파이프라인제어신호에응답하여제 n-1 파이프레지스터의파이프라인제어신호를발생하는방식으로 n-1개의파이프라인제어신호들을종속적으로발생하고, 발생된 n 파이프라인제어신호들을상기 n 파이프레지스터들에각각제공하는제어신호발생수단을포함한다. 따라서, 본발명에서는종속적으로파이프라인제어신호를발생함으로써온도나전원변동에관계없이최소의마진으로각 단의파이프라인제어신호를발생할수 있어서, 최단시간으로최초데이터를출력할수 있다.

公开(公告)号：KR100245819B1

公开(公告)日：2000-03-02

申请号：KR1019970010749

申请日：1997-03-27

Applicant: 삼성전자주식회사

Inventor： 남경우 ,  박철우

IPC: G11C29/00

Abstract: 본 발명은 반도체 메모리의 리던던시 장치에 관한 것으로서, 특히 복수 개의 칼럼 어드레스 열을 통해 입력된 데이터를 반전시켜 출력하는 어드레스 반전부; 휴즈가 절단될 경우 상기 칼럼 어드레스에 결함이 있는 불량 열을 리던던시 어드레스 열로 교체시키기 위한 데이터를 발생하는 리던던시 인에이블 발생부; 상기 리던던시 인에이블 발생부의 데이터에 따라 입력되는 어드레스 열을 디코딩하여 출력하는 리던던시 디코딩부; 상기 리던던시 인에이블 발생부의 데이터 및 상기 리던던시 디코딩부를 통해 디코딩된 데이터에 응답하여 대응하는 칼럼 어드레스를 리던던시 셀로 교체하기 위한 제어신호를 발생하는 출력부를 구비하는 것을 특징으로 한다.
따라서, 본 발명은 종래와 비교하여 레이아웃 면적이 크게 줄어들고, 리던던시 셀 테스트시 부가적인 회로가 필요없으므로 회로구성이 간단하다.

公开(公告)号：KR101437510B1

公开(公告)日：2014-09-05

申请号：KR1020070125102

申请日：2007-12-04

Applicant: 삼성전자주식회사

Inventor： 이동혁 ,  남경우

IPC: G11C11/401 ,  G11C11/406

CPC classification number: G11C11/406 ,  G11C7/1075 ,  G11C11/40603 ,  G11C11/40618

Abstract: 공유 메모리 뱅크에서 리프레시 부족을 방지할 수 있는 방법, 장치, 및 그 시스템이 개시된다. 상기 리프레시 부족을 방지할 수 있는 방법은 적어도 하나의 리프레시 명령에 대한 정보를 리프레시 레지스터에 저장하는 단계; 및 상기 리프레시 레지스터에 저장된 상기 정보에 기초하여 포트 권한의 전환 시점에서 내부 리프레시 동작의 활성화 여부를 결정하는 단계를 포함한다. 본 발명에 의하면, 멀티 포트 메모리 장치의 공유 메모리 뱅크에서의 리프레시 부족을 방지할 수 있다.
멀티포트, 리프레시

公开(公告)号：KR1020080026226A

公开(公告)日：2008-03-25

申请号：KR1020060090859

申请日：2006-09-19

Applicant: 삼성전자주식회사

Inventor： 김진국 ,  이창호 ,  남경우

IPC: G11C7/10 ,  G11C29/00

Abstract: A multi-port memory device and a method for testing the multi-port memory device are provided to perform the test by considering the influence of signals inputted from other ports, when a memory is tested through one port among a number of ports. A first port(210) and a second port(220) interface with an external device. A memory core(230) comprises a number of memory banks connected at least one of the first port and the second port. A control circuit(240,250) outputs a pattern enable signal on the basis of a test command inputted through the first port. A pattern generator(260,270) generates an internal test pattern signal in response to the pattern enable signal. An external test signal inputted through the first port is provided to a memory bank connected to the first port, and the internal test pattern signal is provided to a memory bank connected to the second port.

Abstract translation: 提供一种用于测试多端口存储器件的多端口存储器件和方法，用于当通过多个端口中的一个端口测试存储器时，通过考虑从其它端口输入的信号的影响来执行测试。 第一端口（210）和第二端口（220）与外部设备接口。 存储器核心（230）包括连接到第一端口和第二端口中的至少一个的多个存储器组。 控制电路（240,250）基于通过第一端口输入的测试命令输出模式使能信号。 模式发生器（260,270）响应于模式使能信号产生内部测试模式信号。 通过第一端口输入的外部测试信号被提供给连接到第一端口的存储体，并且内部测试图案信号被提供给连接到第二端口的存储体。

公开(公告)号：KR100609623B1

公开(公告)日：2006-08-08

申请号：KR1020050012907

申请日：2005-02-16

Applicant: 삼성전자주식회사

Inventor： 남경우

IPC: G06F13/16 ,  G06F12/00

Abstract: 내부 메모리 디바이스간의 직접적 데이터 이동이 가능한 복합 메모리 칩 및 데이터 이동방법이 게시된다. 본 발명의 복합 메모리 칩은 제1 메모리 디바이스 및 제2 메모리 디바이스와 이들에 의하여 공유되는 데이터 전송 버스를 포함한다. 그리고, 제2 메모리 디바이스는 내부이동모드로 셋팅하는 모드 레지스터 세트를 포함한다. 상기와 같은 본 발명의 복합 메모리 칩 및 데이터 이동방법에 의하면, 내장되는 메모리 디바이스들간의 데이터 이동은, 상기 메모리 디바이스들에 의하여 공유되는 데이터 전송라인을 통하여 수행된다. 그러므로, 본 발명의 복합 메모리 칩 및 데이터 이동방법에 의하면, 외부시스템의 DMA를 통하여 데이터 이동을 수행하는 종래기술에 비하여, 데이터의 이동속도가 현저히 개선된다.
복합 메모리 칩, 데이터 이동, 기다림 표시신호, 내부 메모리 디바이스

Abstract translation: 发布了能够在内部存储器设备之间直接数据移动的复合存储器芯片和数据移动方法。 本发明的复合存储器芯片包括第一存储器件和第二存储器件以及由它们共享的数据传输总线。 并且，第二存储装置包括一组设置为内部移动模式的模式寄存器。 根据如上所述的本发明的复合存储器芯片和数据传输方法，嵌入式存储器装置之间的数据移动通过由存储器装置共享的数据传输线来执行。 因此，根据本发明的复合存储芯片和数据移动方法，与通过外部系统的DMA执行数据移动的现有技术相比，数据的移动速度显着提高。