公开(公告)号：KR1020100120616A

公开(公告)日：2010-11-16

申请号：KR1020090101439

申请日：2009-10-23

Applicant: 삼성전자주식회사

Inventor： 류정호 ,  윤철수 ,  원형식

IPC: C09K11/79 ,  H01J1/63

CPC classification number: C09K11/0883 ,  C09K11/7734 ,  F21K9/56 ,  F21K9/64 ,  H01L33/502 ,  H01L33/505 ,  H01L33/507 ,  H01L33/508 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/8592 ,  H01L2924/12044 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2933/0041 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: PURPOSE: A red phosphor, a manufacturing method thereof, a light emitting device package using thereof, a surface light source apparatus, and a lighting device are provided to emit red lights by using ultraviolet ray wavelength region as an excitation source. CONSTITUTION: A red phosphor includes an inorganic compound marked with chemical formula: (Sr, M)_2SiO_(4-x)N_y:Eu. In the chemical formula, M is a metal element. A manufacturing method of the red phosphor comprises the following steps: mixing raw materials containing a Sr-containing compound, an M-containing compound, an Eu-containing compound, and a Si-containing compound; and plasticizing the mixture to obtain the inorganic compound.

Abstract translation: 目的：提供红色荧光体及其制造方法，使用其的发光装置封装，表面光源装置和照明装置，通过使用紫外线波长区域作为激励源来发射红灯。 构成：红色荧光体包括以化学式：（Sr，M）_2SiO_（4-x）N_y：Eu表示的无机化合物。 在化学式中，M是金属元素。 红色荧光体的制造方法包括以下步骤：混合含有Sr的化合物，含M化合物，含Eu化合物和含Si化合物的原料; 并使混合物增塑以获得无机化合物。

公开(公告)号：KR1020020075575A

公开(公告)日：2002-10-05

申请号：KR1020010015646

申请日：2001-03-26

Applicant: 삼성전자주식회사

Inventor： 류정호

IPC: H01L21/334

Abstract: PURPOSE: A fabrication method of semiconductor devices having a T-type gate is provided to improve a uniformity of the T-type gate by oxidizing two substance layers having different thermal oxidation speed. CONSTITUTION: An insulating layer, a first substance layer having a first thermal oxidation speed, and a second substance layer having a second thermal oxidation speed are sequentially formed on a semiconductor substance(100), wherein the second thermal oxidation speed is slower than the first thermal oxidation speed. By sequentially patterning the resultant structure, a second substance pattern, a first substance pattern and an insulating pattern(110a) are formed. A uniform T-type gate pattern(140) surrounded by an oxide layer(145) is formed by thermally oxidizing the patterns. Then, source and drain regions are formed in the semiconductor substrate(100) by implanting dopants using the T-type gate pattern(140) and the oxide layer(145) as a mask.

Abstract translation: 目的：提供具有T型栅极的半导体器件的制造方法，以通过氧化具有不同热氧化速度的两个物质层来提高T型栅极的均匀性。 构成：在半导体物质（100）上依次形成具有第一热氧化速度的绝缘层，具有第一热氧化速度的第一物质层和具有第二热氧化速度的第二物质层，其中第二热氧化速度比第一热氧化速度慢 热氧化速度。 通过顺序图案化所得到的结构，形成第二物质图案，第一物质图案和绝缘图案（110a）。 通过热氧化图案形成由氧化物层（145）包围的均匀的T型栅极图案（140）。 然后，通过使用T型栅极图案（140）和氧化物层（145）作为掩模注入掺杂剂，在半导体衬底（100）中形成源区和漏极区。

公开(公告)号：KR1020020050562A

公开(公告)日：2002-06-27

申请号：KR1020000079737

申请日：2000-12-21

Applicant: 삼성전자주식회사

Inventor： 류정호

IPC: H01L21/336

Abstract: PURPOSE: A formation method of a gate electrode is provided to improve a reliability by reducing a penetration of boron ions to channel regions through a gate insulating layer. CONSTITUTION: An insulating layer and an amorphous silicon layer are sequentially formed on a semiconductor substrate(100). A polysilicon layer is formed by performing an RTA(Rapid Thermal Annealing) on the amorphous silicon layer. At this time, the silicon grains of the polysilicon layer are small, because the RTA is performed at the temperature of 650-1100 deg.C for 5 to 10 seconds, thereby restraining a penetration of boron ions formed in the following process through the polysilicon layer. A gate pattern made of a polysilicon pattern and a patterned gate insulating layer(110a) is formed by sequentially patterning the polysilicon layer and the insulating layer. A gate electrode(130b) is formed by implanting boron ions into the polysilicon pattern.

Abstract translation: 目的：提供一种栅电极的形成方法，通过降低硼离子通过栅极绝缘层的沟道区域的穿透性来提高可靠性。 构成：在半导体衬底（100）上依次形成绝缘层和非晶硅层。 通过在非晶硅层上进行RTA（快速热退火）形成多晶硅层。 此时，由于RTA在650-1100℃的温度下进行5〜10秒钟，所以多晶硅层的硅晶粒小，从而抑制在后续工序中形成的硼离子的渗透通过多晶硅 层。 通过使多晶硅层和绝缘层顺序构图，形成由多晶硅图案和图案化的栅极绝缘层（110a）构成的栅极图案。 通过将硼离子注入到多晶硅图案中形成栅电极（130b）。

公开(公告)号：KR1020110108042A

公开(公告)日：2011-10-05

申请号：KR1020100027313

申请日：2010-03-26

Applicant: 삼성전자주식회사

Inventor： 김도환 ,  류정호 ,  김상현 ,  윤철수

IPC: C09K11/59 ,  C09K11/55 ,  H01L51/50 ,  H05B33/10

CPC classification number: C09K11/0883 ,  C09K11/7734 ,  H01L33/502 ,  H01L33/26

Abstract: 본 발명의 일 관점은, 적어도 M 원소와 Al 원소 및 규소, 산소 및 질소를 함유한 무기 조성물이며, 상기 무기 조성물은 적어도 2종의 결정상을 갖는 입자를 가지며, 상기 적어도 2종의 결정상은 M
2 SiO
4 결정과 동일한 제1 결정상과, β-사이알론(Sialon)결정인 제2 결정상을 포함하는 복합 결정 형광체를 제공한다. 여기서, M은 Mg, Ca, Sr 및 Ba로 구성된 그룹으로부터 선택된 적어도 1종의 원소일 수 있다.

公开(公告)号：KR1020060034926A

公开(公告)日：2006-04-26

申请号：KR1020040083968

申请日：2004-10-20

Applicant: 삼성전자주식회사

Inventor： 류정호

IPC: H01L27/146 ,  H01L31/10

CPC classification number: H01L27/14643 ,  H01L27/14603 ,  H01L27/14609 ,  H01L27/14612 ,  H01L27/1463 ,  H01L27/14654 ,  H01L27/14689

Abstract: 트랜스퍼 트랜지스터가 비평면 구조를 가지는 CMOS 이미지 센서 및 그 제조 방법에 관하여 개시한다. 포토다이오드에 축적된 신호 전하를 플로팅 확산 영역으로 운송하는 트랜스퍼 트랜지스터는 기판의 주면에 대하여 수직인 2개의 수직 채널면을 가진다.
CIS, 트랜스퍼 트랜지스터, 트리플 게이트, 수직 채널

公开(公告)号：KR1020050089501A

公开(公告)日：2005-09-08

申请号：KR1020040014955

申请日：2004-03-05

Applicant: 삼성전자주식회사

Inventor： 류정호 ,  남정현 ,  노재섭

IPC: H04N5/372 ,  H01L29/78 ,  G11C11/4074

CPC classification number: H01L27/14806 ,  H01L27/0222 ,  H01L27/1057 ,  H01L27/11521 ,  H01L27/148 ,  H01L29/66477

Abstract: 본 발명은 안정된 특성을 보이는 바이어스 전압을 출력할 수 있는 바이어스 회로, 이를 구비한 고체 촬상 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 바이어스 회로는, 제1 전위와 제2 전위의 사이에 직렬 접속된 적어도 하나의 트랜지스터와 비휘발성 메모리 소자를 포함하고, 상기 트랜지스터와 비휘발성 메모리 소자의 접점으로부터 바이어스 전압을 얻게 한 것이다. 비휘발성 메모리 소자는 외부 바이어스에 의해 채널 퍼텐셜을 조절하여 고정할 수 있다. 특히, 멀티플 게이트 트랜지스터 타입의 비휘발성 메모리 소자는 플로팅 게이트에 전하를 주입하여 프로그래밍하고 다시 플로팅 게이트의 전하를 터널링 현상을 이용하여 삭제하는 원리에 의한다. 본 발명은 이러한 비휘발성 메모리 소자를 이용하여 문턱 전압을 조절, 고정하고 이를 바이어스를 가하는 회로에 삽입하여 사용한다.