메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러
    26.
    发明授权
    메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러 失效
    使用元素对齐模式寻址电路的图形控制器

    公开(公告)号:KR100195199B1

    公开(公告)日:1999-06-15

    申请号:KR1019950059503

    申请日:1995-12-27

    Inventor: 채종석 박선근

    Abstract: 메타얼라인 모드 데스티네이션 어드레스(META Align Mode Destination Address) 발생회로 및 이를 이용한 그래픽 콘트롤러가 포함되어 있다. 본 발명은 강제적으로 소오스 윈도우의 시작 어드레스와 메타 데스티네이션 윈도우, 즉 새로운 윈도우의 시작 어드레스를 동일하게 만듬으로써, 윈도우즈 환경에서 비얼라인 경우가 발생하더라도 그래픽 콘트롤러가 내부적으로 얼라인 경우로 동작하게 되므로, 새로운 결과 윈도우의 처리과정을 단순화하여 처리시간을 줄일 수 있으며, 이에 따라 디스플레이 속도를 높일 수 있는 장점이 있다.

    집적화에 적합한 사인파타입 보간회로
    27.
    发明授权
    집적화에 적합한 사인파타입 보간회로 失效
    适用于积累的正弦波型插值电路

    公开(公告)号:KR100142119B1

    公开(公告)日:1998-06-15

    申请号:KR1019950015385

    申请日:1995-06-12

    Inventor: 박성현 박선근

    Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야: 집적화가 용이한 보간 회로에 관한 것이다.
    2. 발명이 해결하려고 하는 기술적 과제: 간단한 구성으로서도 고 화질의 데이타를 제공할 수 있는 사인파타입 보간회로를 제공한다.
    3. 발명의 해결방법의 요지: 개시된 보간회로는, 수신되는 데이타를 클럭에 응답하여 차례로 저장 및 시프팅하는 데이타 저장부와: 상기 데이타 저장부로부터 출력된느 제1, 2, 3데이타를 수신하여, 가장 나중에 수신되어 시프팅된 상기 제1데이타는 인버팅하고, 상기 제2데이타는 바이 6데이타를 생상하고, 가장 먼저 수신된 상기 제3데이타는 바이 3데이타를 생성하고, 상기 인버팅된 제1데이타와 상기 생성된 바이 3데이타를 합하고 이를 상기 바이 6데이타와 합하여 8로 나눔에 의해 상기 수신되는 데이타의 보간 데이타를 출력하는 보간 데이타 연산부와: 상기 클럭에 응답하여 상기 제2데이타 및 상기 보간 데이타를 번갈아 출력하는 멀티플렉싱부를 가진다.
    4. 발명의 중요한 용도: 데이타 수신분야의 보간회로로서 유효 적합하게 사용된다.

    메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러
    28.
    发明公开
    메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러 失效
    一种元对齐模式目的地地址生成电路以及使用其的图形控制器

    公开(公告)号:KR1019970049396A

    公开(公告)日:1997-07-29

    申请号:KR1019950059503

    申请日:1995-12-27

    Inventor: 채종석 박선근

    Abstract: 메타얼라인 모드 데스티네이션 어드레스(META Align Mode Destination Address) 발생회로 및 이를 이용한 그래픽 콘트롤러가 포함되어 있다. 본 발명은 강제적으로 소오스 윈도우 시작 어드레스와 데스티네이션 윈도우 시작 어드레스를 동일하게 만듬으로써, 윈도우즈 환경에서 비얼라인 경우가 발생하더라도 그래픽 콘트롤러가 내부적으로 얼라인 경우로 동작하게 되므로, 결과 윈도우의 처리과정을 단순화하여 처리시간을 줄일 수 있으며, 이에 따라 디스플레이 속도를 높일 수 있는 장점이 있다.

    양방향성 입출력구조를 가지는 집적소자
    30.
    发明授权
    양방향성 입출력구조를 가지는 집적소자 失效
    具有双向I / O结构的集成设备

    公开(公告)号:KR1019920001326B1

    公开(公告)日:1992-02-10

    申请号:KR1019890012604

    申请日:1989-08-29

    Abstract: The integrated device for inputting and outputting data by I/O selection signals comprises an I/O port (3), an output circuit (1) for transmitting a state signal of an data bus (4) to the I/O port (3) and an input circuit (2) for transmitting a state signal of the I/O port (3) to the data bus (4). A chip protection terminal (6) blocks the I/O circuits (2,1) to protect the chip when it is not operated. A first gate means (NO2NO1) transmits a selection signal of a I/O selection terminal (5) and a chip protection signal of the chip selection terminal (6) to the output circuit (1). A second gate mens (NO2,NO1) transmits the state signal of the I/O port (3) and the chip protection signal to the input circuit (2).

    Abstract translation: 用于通过I / O选择信号输入和输出数据的集成装置包括I / O端口(3),用于将数据总线(4)的状态信号发送到I / O端口(3)的输出电路(1) )和用于将I / O端口(3)的状态信号发送到数据总线(4)的输入电路(2)。 芯片保护端子(6)阻止I / O电路(2,1)在芯片不工作时保护芯片。 第一门装置(NO2NO1)将I / O选择端子(5)的选择信号和芯片选择端子(6)的芯片保护信号发送到输出电路(1)。 第二门(NO2,NO1)将I / O端口(3)的状态信号和芯片保护信号发送到输入电路(2)。

Patent Agency Ranking