데이터 처리 장치 및 방법
    22.
    发明授权
    데이터 처리 장치 및 방법 有权
    用于处理数据的装置和方法

    公开(公告)号:KR101656881B1

    公开(公告)日:2016-09-12

    申请号:KR1020100009283

    申请日:2010-02-01

    Inventor: 김종태 백현기

    CPC classification number: G06F9/50 G06F9/4893 G06F2209/5019

    Abstract: 프로세서가효율적으로데이터를처리할수 있도록데이터를프로세서에할당하는데이터처리장치및 방법이개시된다. 본발명의일실시예에따르면, 데이터처리장치는데이터의작업량에기초하여프로세서의개수별로처리결과를예측하고, 처리결과를이용하여데이터가할당될프로세서의개수를결정한다.

    멀티 코어 프로세서 기반의 비디오 디코딩 방법 및 장치
    23.
    发明授权
    멀티 코어 프로세서 기반의 비디오 디코딩 방법 및 장치 有权
    基于多核处理器的视频解码方法和装置

    公开(公告)号:KR101425620B1

    公开(公告)日:2014-07-31

    申请号:KR1020080004533

    申请日:2008-01-15

    Abstract: 본 발명은 멀티 코어 프로세서 환경에서 많은 연산량을 필요로 하는 비디오 디코딩 처리에 있어서 시스템 자원을 보다 효과적으로 사용하고자 하기 위한 방법 및 장치에 관한 것이다.
    본 발명의 일 실시예에 따른 멀티 코어 프로세서 장치는, 비디오 디코딩을 수행하기 위한 기능 모듈들로 구성되는 비디오 디코더 모듈과, 입력된 비트스트림을 저장하고 상기 기능 모듈들을 로드하는 메모리와, 상기 기능 모듈들을 이용하여 상기 입력된 비트스트림에 대한 비디오 디코딩을 수행하는 복수의 코어들을 포함하는 멀티 코어 프로세서를 포함하며, 상기 비디오 디코딩을 수행하는 중에 상기 코어들 중에서 제1 코어에 유휴 시간이 발생한 경우에는, 비디오 디코딩에 관한 잔여 작업을 가지는 제2 코어가 상기 잔여 작업 중에서 일부의 작업을 상기 제1 코어에 할당하여 상기 유휴 시간을 감소시키는 것을 특징으로 한다.
    비디오 코딩, 멀티 코어 프로세서, 심볼 디코딩, 모션 보상, 의존성

    사용자 이벤트에 반응한 프레임워크를 표시하는 프레임워크 표시 시스템 및 방법
    24.
    发明公开

    公开(公告)号:KR1020120024315A

    公开(公告)日:2012-03-14

    申请号:KR1020100087166

    申请日:2010-09-06

    CPC classification number: G06F9/5038 G06F2209/506

    Abstract: PURPOSE: A framework display system and a method thereof are provided to increase reactivity about user input by variably controlling the size of FrameQueue according to the generation of a user event. CONSTITUTION: A frame management unit(110) receives a frame from an application in response to a user. The frame management unit generates a command in order to separate the frame from a multi-core. A frame storing unit(120) stores a command about the frame. A frame processing unit(130) allocates the command about the frame to a worker on the multi-core. A frame output unit(140) outputs the frame which is generated through the processed command.

    Abstract translation: 目的:提供框架显示系统及其方法,以通过根据用户事件的生成可变地控制FrameQueue的大小来提高对用户输入的反应性。 构成:帧管理单元(110)响应于用户从应用接收帧。 帧管理单元生成一个命令以便将该帧与多核分离。 帧存储单元(120)存储关于帧的命令。 帧处理单元(130)将关于帧的命令分配给多核上的工作者。 帧输出单元(140)输出通过处理命令生成的帧。

    영상 디블로킹을 위한 멀티 프로세싱 연산량 조절 장치 및 방법
    25.
    发明公开
    영상 디블로킹을 위한 멀티 프로세싱 연산량 조절 장치 및 방법 有权
    用于控制用于解除图像的多重处理复杂度的装置及其方法

    公开(公告)号:KR1020100035486A

    公开(公告)日:2010-04-05

    申请号:KR1020080094902

    申请日:2008-09-26

    Inventor: 백현기

    CPC classification number: H04N19/436 H04N19/176 H04N19/86

    Abstract: PURPOSE: An apparatus for controlling a multi-operation amount for de-blocking an image and a method thereof are provided to assign an image area for executing an equal operation amount, thereby improving de-blocking processing speed of the image. CONSTITUTION: An operation amount controller comprises an operation amount prediction unit(210) and a load allocation unit(220). The operation amount prediction unit predicts an operation amount by a line unit of a received image frame. A load assigning unit assigns an image frame area which is de-blocked in each multi processor so that each de-blocking operation amount of a multi processor becomes equal based on the predicted de-blocking operation amount. A load is dynamically distributed to each processor according to a property of an input image.

    Abstract translation: 目的:提供一种用于控制用于解除图像的多操作量的装置及其方法,以分配用于执行相等操作量的图像区域,从而改善图像的去块处理速度。 构成:操作量控制器包括操作量预测单元(210)和负载分配单元(220)。 操作量预测单元通过接收到的图像帧的行单位预测操作量。 负载分配单元分配在每个多处理器中去阻塞的图像帧区域,使得多处理器的每个解块操作量基于预测的解块操作量而相等。 负载根据输入图像的属性动态地分配给每个处理器。

    멀티코어 플랫폼 기반의 멀티미디어 복호화 방법 및 장치
    26.
    发明公开
    멀티코어 플랫폼 기반의 멀티미디어 복호화 방법 및 장치 有权
    基于多核处理器解码多媒体的方法和装置

    公开(公告)号:KR1020090010860A

    公开(公告)日:2009-01-30

    申请号:KR1020070126891

    申请日:2007-12-07

    Abstract: A multimedia decoding method and an apparatus thereof are provided to effectively use resources a multiprocessor through a hybrid mode, thereby efficiently processing multimedia data having much capacity and operation. A queue for least one or more operation works is generated in a central processor with respect to inputted multimedia data(910). The central processor and an arithmetic processor perform the operation work. At least one or more partial arithmetic processor of the arithmetic processors performs a motion compensation task according to a data area in which the multimedia data is divided(920). One arithmetic processor of the arithmetic processors performs a de-blocking task for the multimedia data(940).

    Abstract translation: 提供多媒体解码方法及其装置,以通过混合模式有效地使用多处理器的资源,从而有效地处理具有大容量和操作的多媒体数据。 对于输入的多媒体数据,在中央处理器中生成用于至少一个或多个操作作品的队列(910)。 中央处理器和算术处理器执行操作工作。 算术处理器的至少一个或多个部分运算处理器根据分割多媒体数据的数据区域执行运动补偿任务(920)。 算术处理器的一个算术处理器对多媒体数据执行解块任务(940)。

    에러 은닉 방법 및 장치
    28.
    发明授权
    에러 은닉 방법 및 장치 失效
    用于遏制整个框架损失的方法和装置

    公开(公告)号:KR100736041B1

    公开(公告)日:2007-07-06

    申请号:KR1020050082858

    申请日:2005-09-06

    Inventor: 백현기

    CPC classification number: H04N19/895

    Abstract: 본 발명은 에러 은닉 방법 및 장치에 관한 것으로, 본 발명의 실시예에 따른 에러 은닉 방법은, 손실 프레임을 기준으로 프레임간 장면 전환 여부를 판단하여 상기 손실 프레임의 참조 방향을 결정하는 제 1 단계; 상기 결정된 참조 방향에 따라 상기 손실 프레임을 제외한 적어도 하나 이상의 프레임을 이용하여 상기 손실 프레임을 구성하는 픽셀에 대한 은닉 참조점을 추출하는 제 2 단계; 상기 추출된 은닉 참조점에 가중치를 부여하여 상기 손실 프레임을 구성하는 픽셀의 은닉 픽셀값을 구하는 제 3 단계; 및 상기 은닉 픽셀값을 이용하여 상기 픽셀에 대한 은닉을 수행하여 상기 손실 프레임을 복원하는 제 4 단계를 포함한다.
    또한, 본 발명의 실시예에 따른 에러 은닉 장치는, 손실 프레임을 기준으로 프레임간 장면 전환 여부를 판단하여 상기 손실 프레임의 참조 방향을 결정하는 참조 방향 결정부; 상기 참조 방향에 따라 상기 손실 프레임을 제외한 적어도 하나 이상의 프레임을 이용하여 상기 손실 프레임을 구성하는 픽셀에 대한 은닉 참조점을 추출하는 은닉 참조점 추출부; 상기 추출된 은닉 참조점에 가중치를 부여하여 상기 손실 프레임을 구성하는 픽셀의 은닉 픽셀값을 구하는 가중치 계산부; 및 상기 은닉 픽셀값을 이용하여 상기 픽셀에 대한 은닉을 수행하여 상기 손실 프레임을 복원하는 프레임 복원부를 포함한다.
    본 발명의 실시예에 따르면, 압축된 동영상을 수신하고 출력하는 장비에서 프레임 손실이 일어났을 경우, 프레임 단위의 에러 은닉을 효과적으로 수행하고 에 러의 전파로 인한 화질의 저하를 최소화할 수 있다.
    에러 은닉, 가변장 복호부, 역양자화부, IDCT부, 가중치

    디지탈 데이터 복구장치
    29.
    发明公开
    디지탈 데이터 복구장치 失效
    数字数据恢复设备

    公开(公告)号:KR1019960027641A

    公开(公告)日:1996-07-22

    申请号:KR1019940040673

    申请日:1994-12-31

    Abstract: 본 발명은 디지털 데이터 복구장치에 관한 것으로서, 수신되는 데이터가 '0'에서 '1' 혹은 '1'에서 '0'으로 상태가 천이하는 부분인 에지를 검출하는 에지검출기, 에지검출기에서 검출한 에지의 발생수를 문턱값과 비교하는 문턱비교기, 수신데이타를 N배의 주파수 샘플링하여 1/N 위상에 대한 위치어드레스를 발생시키는 위치어드레스 발생기, 수신데이타의 각위상에 대한 위치변화를 저장하는 위치메모리, 위치메모리에 저장되어 있는 각 위치에 대한 에지의 변화수 중 최대로 발생한 변화값과 그때의 위치를 위치메모리에 저장된 현재의 위치값과 연속적으로 비교하여 최대위치를 검출하는 최대위치검출기, 최대위치 검출기에서 검출한 위치와 현재 위치를 비교하여 연속적으로 새로운 위치를 발생시키는 새위치 발생기와 위치어드레스 발생기에서 공 되는 심볼데이타의 중앙이 되는 시점 및 중앙 전후의 클럭펄스를 이용하여 수신데이타를 원래의 데이터로 복원하는 복구데이타 검출기로 구성된다. 따라서, 통신로상의 수신데이타에 잡음이나 지터성분등이포함되어 입력되는 데이터를 정확하게 동기시켜 원하는 데이터 및 클럭을 복구할 수 있다.

    제곱 계산 회로
    30.
    发明公开
    제곱 계산 회로 失效
    平方计算电路

    公开(公告)号:KR1019940017264A

    公开(公告)日:1994-07-26

    申请号:KR1019920027557

    申请日:1992-12-31

    Abstract: 본 발명은 제곱 계산회로를 제공하는데 있다. 2비트에서 6비트까지의 입력데이타를 입력하여 각각 4비트에서 12비트까지의 데이타를 출력하는 제곱 계산회로를 구성하기 위하여 입력에 대한 출력의 관계식을 구하고 그 식을 최대한 간략화하여 각 해당하는 비트의 제곱 계산회로를 구성한 것이다. 따라서, 종래의 곱셈기를 이용하여 제곱을 계산하는 경우보다 회로 구성이 간단화되고 처리속도가 빨라지게 된다.

Patent Agency Ranking