公开(公告)号：KR100438808B1

公开(公告)日：2004-07-16

申请号：KR1019970051269

申请日：1997-10-06

Applicant: 삼성전자주식회사

Inventor： 조진국 ,  장호랑 ,  장영훈

IPC: G06F1/04

Abstract: PURPOSE: An operator for processing a digital signal with low power consumption by using probability distribution of input digital signals is provided to output a previously calculated value in case of a predetermined signal by detecting that the input digital signal is the specified signal having a high probability after analyzing the digital input signal. CONSTITUTION: An external input part(10) receives and temporarily stores the digital data. A specified signal detector(12) detects the specified signal by receiving the digital data output from the external input part and outputs a detection result. An internal input part(14) outputs the digital data inputted by responding to the detection result. An operation part(16) receives/operates the data output from the internal input part. An external output part(18) selectively outputs the temporarily stored output of the operation tool or a value corresponding to the specified input as an operation result of the digital data by responding to the detection result.

公开(公告)号：KR100331565B1

公开(公告)日：2002-04-06

申请号：KR1019990058763

申请日：1999-12-17

Applicant: 삼성전자주식회사

Inventor： 장호랑 ,  박현우 ,  조진국

IPC: G06F17/16

CPC classification number: G06F9/345 ,  G06F9/3001 ,  G06F9/30036

Abstract: 본발명은많은데이터를효율적으로처리하기위하여매트릭스표현방식을디지털신호처리장치의명령어수준에이용할수 있도록한 하드웨어및 매트릭스연산기능을갖는디지털신호처리장치에관한것이다. 본발명에의한디지털신호처리장치에구비된매트릭스연산장치는순환링크트리스트형태의매트릭스데이터를포함하는피연산데이터및 연산결과데이터저장하는데이터저장수단; 디지털신호처리장치에서수행되는명령어의내용에따라매트릭스연산에필요한일련의제1 피연산데이터의주소, 일련의제2 피연산데이터의주소및 일련의연산결과데이터의저장주소를순차적으로생성하는주소발생수단; 및주소발생수단에의해생성된주소에위치한데이터를상기데이터저장수단에서인출하여상기명령어의내용에따라연산을수행하는연산수단을포함한다. 본발명에의하면디지털신호처리알고리즘을효율적으로표현할수 있는수단을제공함으로써디지털신호처리장치에서의프로그램메모리의크기를줄일수 있다. 이로인하여프로그램메모리를읽는순간의소비전력을줄일수 있어적은전력으로오랜시간동안전자제품을동작하게할 수있다.

公开(公告)号：KR1020160118902A

公开(公告)日：2016-10-12

申请号：KR1020150099858

申请日：2015-07-14

Applicant: 삼성전자주식회사

Inventor： 장호랑 ,  이서호 ,  셰러토마스 ,  허준호 ,  김철진

IPC: G06F13/42

Abstract: 슬레이브장치와통신할수 있는마스터장치는싱글와이어를통해어드레스를포함하는명령프레임과데이터를포함하는데이터프레임을상기슬레이브장치와주고받는하나의패드와, 클락신호로부터오버샘플링클락신호를생성하고, 상기오버샘플링클락신호의클락위상들중에서하나의클락위상을선택하는동기화과정과, 상기슬레이브장치로부터전송된상기데이터프레임에포함된각 비트값을상기동기화과정에서선택된클락위상과동일한위치에존재하는클락위상을이용하여샘플링하는샘플링과정을수행하는처리회로를포함한다.

公开(公告)号：KR100532417B1

公开(公告)日：2005-11-30

申请号：KR1020030004024

申请日：2003-01-21

Applicant: 삼성전자주식회사

Inventor： 장호랑

IPC: G06F12/08

CPC classification number: G06F9/3804 ,  G06F12/0848 ,  G06F12/0875 ,  Y02D10/13

Abstract: 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치 및 이에 대한 제어방법이 개시된다. 본 발명에 의한 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치는, 대용량의 프로그램 메모리를 액세스하여 요청된 인스트럭션을 DSP 코어에 제공하는 캐시 메모리 장치에 있어서, 제1 캐시 메모리, 제2 캐시 메모리, 제1 인터페이스장치 및 제2 인터페이스장치를 구비한다. 제1 캐시 메모리는 소정의 인터럽트 신호에 응답하여 러닝 플래그 신호를 인에이블시키고, 소정 개수의 제1 인스트럭션을 DSP 코어에 제공한 후, 러닝 플래그 신호를 디세이블시킨다. 제2 캐시 메모리는 러닝 플래그 신호가 디세이블 상태일 때 제2 인스트럭션을 DSP 코어에 제공한다. 제1 인터페이스 장치는 DSP 코어와 제1 및 제2 캐시 메모리를 인터페이스 한다. 제2 인터페이스 장치는 프로그램 메모리와 제1 및 제2 캐시 메모리를 인터페이스 한다.
디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치 및 이에 대한 제어방법은 인터럽트 요청에 신속하게 대응하고 전력 소비를 감소시킬 수 있는 장점이 있다.

公开(公告)号：KR100464420B1

公开(公告)日：2005-01-03

申请号：KR1020020037052

申请日：2002-06-28

Applicant: 삼성전자주식회사

Inventor： 박현우 ,  장호랑 ,  홍근철 ,  김성재

IPC: G10L15/14

Abstract: PURPOSE: An apparatus for operating observation probability for searching a hidden markov model is provided to efficiently execute observation probability operation executing the most operations, and reduce power consumption. CONSTITUTION: A storage device stores the mean of parameters extracted from representative phonemes and a distribution degree of the mean. A subtractor(405) obtains a difference between the mean and a feature extracted from a voice signal to be a recognition object. A multiplier(406) multiplies output of the subtractor by the distribution degree provided from the storage device. A squarer(407) squares the result of the multiplication of the multiplier. An accumulator(408) accumulates output of the squarer.

Abstract translation: 目的：提供一种用于操作用于搜索隐马尔可夫模型的观测概率的设备，以有效执行执行最多操作的观测概率操作，并降低功耗。 构成：存储设备存储从代表性音素提取的参数的平均值和平均值的分布程度。 减法器（405）获得均值和从作为识别对象的语音信号提取的特征之间的差异。 乘法器（406）将减法器的输出乘以从存储装置提供的分布度。 平方器（407）对乘法器的乘法结果进行平方。 累加器（408）累加平方器的输出。

公开(公告)号：KR1020170024223A

公开(公告)日：2017-03-07

申请号：KR1020150118994

申请日：2015-08-24

Applicant: 삼성전자주식회사

Inventor： 허준호 ,  장호랑 ,  쉐러,토마스 ,  이재원

IPC: G06F13/42

CPC classification number: G06F13/1689 ,  G06F13/1673 ,  G06F13/36 ,  G06F13/4282 ,  G11C7/1066 ,  G11C7/1093 ,  G11C7/222 ,  G11C2207/10 ,  Y02D10/14 ,  Y02D10/151

Abstract: 본출원은집적회로에관한것으로, 특히싱글와이어인터페이스를이용하여서로통신할수 있는마스터장치와슬레이브장치, 및이들을포함하는데이터처리시스템에관한것이다. 본출원의실시예에따른데이터처리시스템은클럭정보와데이터정보를포함하는디지털직렬프로토콜신호(SPEEDY 신호)를생성하는마스터장치및 상기마스터장치로부터상기 SPEEDY 신호를수신하며, 상기 SPEEDY 신호에포함된클럭정보를사용하여상기 SPEEDY 신호에포함된데이터정보를판독하는슬레이브장치를포함하며, 상기마스터장치와상기슬레이브장치는싱글와이어를통하여인터페이스동작을수행한다. 본출원에따른장치와데이터처리시스템은데이터전송을위한핀(또는패드)의개수를하나로줄여서핀의개수를감소시키고, 이에따라칩의가격경쟁력을높이고소모전력을감소시킬수 있다.

Abstract translation: 一种系统，包括：主设备，被配置为生成具有周期性脉冲的第一信号，其中所述第一信号包括数据; 以及包括引脚，延迟电路，缓冲器和处理电路的从设备，其中从设备在引脚处接收第一信号，用延迟电路延迟第一信号以产生具有第一延迟的第二信号， 用缓冲器延迟第一信号以产生具有第二延迟的第三信号，并且在处理电路处使用第三信号从第二信号读取数据。

公开(公告)号：KR1020040067063A

公开(公告)日：2004-07-30

申请号：KR1020030004024

申请日：2003-01-21

Applicant: 삼성전자주식회사

Inventor： 장호랑

IPC: G06F12/08

CPC classification number: G06F9/3804 ,  G06F12/0848 ,  G06F12/0875 ,  Y02D10/13

Abstract: PURPOSE: A low power consumption cache memory of a DSP(Digital Signal Processor) and a controlling method thereof are provided to quickly respond to an interrupt request and reduce the power consumption. CONSTITUTION: The first cache memory(120) enables a running flag signal by responding to an interrupt signal and disables the running flag signal after providing a predetermined number of the first instructions from the instructions to a DSP core. The second cache memory(130) provides the second instruction of the instructions to the DSP core when the running flag signal is disabled. The first interface(110) interfaces the DSP core and the first/second cache memory. The second interface(140) interfaces a program memory and the first/second cache memory.

Abstract translation: 目的：提供DSP（数字信号处理器）的低功耗高速缓冲存储器及其控制方法，以快速响应中断请求并降低功耗。 构成：第一高速缓存存储器（120）通过响应中断信号启用运行标志信号，并且在从DSP指令提供预定数量的第一指令之后禁止运行标志信号。 当禁止运行标志信号时，第二高速缓存存储器（130）向DSP内核提供指令的第二指令。 第一接口（110）将DSP内核和第一/第二高速缓冲存储器连接。 第二接口（140）将程序存储器和第一/第二高速缓冲存储器连接。

公开(公告)号：KR1019960027641A

公开(公告)日：1996-07-22

申请号：KR1019940040673

申请日：1994-12-31

Applicant: 삼성전자주식회사

Inventor： 백현기 ,  장영훈 ,  장호랑

IPC: H04L7/033

Abstract: 본 발명은 디지털 데이터 복구장치에 관한 것으로서, 수신되는 데이터가 '0'에서 '1' 혹은 '1'에서 '0'으로 상태가 천이하는 부분인 에지를 검출하는 에지검출기, 에지검출기에서 검출한 에지의 발생수를 문턱값과 비교하는 문턱비교기, 수신데이타를 N배의 주파수 샘플링하여 1/N 위상에 대한 위치어드레스를 발생시키는 위치어드레스 발생기, 수신데이타의 각위상에 대한 위치변화를 저장하는 위치메모리, 위치메모리에 저장되어 있는 각 위치에 대한 에지의 변화수 중 최대로 발생한 변화값과 그때의 위치를 위치메모리에 저장된 현재의 위치값과 연속적으로 비교하여 최대위치를 검출하는 최대위치검출기, 최대위치 검출기에서 검출한 위치와 현재 위치를 비교하여 연속적으로 새로운 위치를 발생시키는 새위치 발생기와 위치어드레스 발생기에서 공 되는 심볼데이타의 중앙이 되는 시점 및 중앙 전후의 클럭펄스를 이용하여 수신데이타를 원래의 데이터로 복원하는 복구데이타 검출기로 구성된다. 따라서, 통신로상의 수신데이타에 잡음이나 지터성분등이포함되어 입력되는 데이터를 정확하게 동기시켜 원하는 데이터 및 클럭을 복구할 수 있다.

公开(公告)号：KR1020040014835A

公开(公告)日：2004-02-18

申请号：KR1020020047581

申请日：2002-08-12

Applicant: 삼성전자주식회사

Inventor： 김태수 ,  장호랑 ,  박선희 ,  민병호

IPC: G10L15/28

Abstract: PURPOSE: A voice-recognition device is provided to improve voice recognition speed by installing dedicated calculator having a self-processing function to process loads which requires system usage rate. CONSTITUTION: A codec module(440) samples an inputted aural signal and makes sample data as block by predetermined time and output it. A register file module(404) buffers the blocks of sample data belong to an effective voice section among the blocks of sample data. An FFT(Fast Fourier Transform) module(412) transforms the data blocks into a frequency domain, or executes an inverse operation, and stores the result at the register file module. An MAC(Multiply And Accumulate) module(408) compares feature values extracted based on a frequency spectrum obtained by the FFT with feature values of each word syllable preliminarily selected, so the MAC module calculates the observation probability.

Abstract translation: 目的：提供语音识别设备，通过安装具有自我处理功能的专用计算器来处理需要系统使用率的负载来提高语音识别速度。 构成：编解码器模块（440）对输入的听觉信号进行采样，并将样本数据按预定时间块进行输出。 寄存器文件模块（404）在样本数据块中缓存属于有效语音段的样本数据块。 FFT（快速傅立叶变换）模块（412）将数据块变换成频域，或执行逆运算，并将结果存储在寄存器文件模块中。 MAC（乘法和累加）模块（408）将基于FFT获得的频谱提取的特征值与预先选择的每个单词音节的特征值相比较，从而MAC模块计算观测概率。

公开(公告)号：KR1020020072368A

公开(公告)日：2002-09-14

申请号：KR1020010012245

申请日：2001-03-09

Applicant: 삼성전자주식회사

Inventor： 장호랑 ,  조기원

IPC: G11C5/14

CPC classification number: H03K19/0019

Abstract: PURPOSE: A hybrid power supply circuit and a method for charging/discharging a logic circuit using the hybrid power supply circuit are provided to reduce the power consumption of a circuit by using an adiabatic power supply circuit unit. CONSTITUTION: An adiabatic power supply unit(10) charges or discharges a logic circuit with suppressing the generation of current during predetermined time after the change of a voltage level of an input signal. A CMOS(Complementary Metal Oxide Semiconductor) power supply unit(12) charges or discharges the logic circuit in a voltage level of a supply power or a ground power, after the predetermined time in response to a clock signal, faster than the charging/discharging speed by the adiabatic power supply unit(10).

Abstract translation: 目的：提供混合电源电路和使用混合电源电路对逻辑电路进行充电/放电的方法，以通过使用绝热电源电路单元来降低电路的功耗。 构成：绝热电源单元（10）在输入信号的电压电平变化之后的预定时间内抑制电流的产生而对逻辑电路进行充电或放电。 CMOS（互补金属氧化物半导体）电源单元（12）在响应于时钟信号的预定时间之后对逻辑电路进行供电或接地电源的电压电平放电或放电，比充电/放电 绝热电源单元（10）的速度。