-
公开(公告)号：KR1019920007208A
公开(公告)日：1992-04-28
申请号：KR1019900014965
申请日：1990-09-20
Applicant: 삼성전자주식회사
Inventor： 안경호
IPC: H01L27/15 , H01L27/115 , H01L29/788
-
公开(公告)号：KR1019910016004A
公开(公告)日：1991-09-30
申请号：KR1019900001692
申请日：1990-02-12
Applicant: 삼성전자주식회사
Inventor： 안경호
IPC: G11C16/00 , H01L27/115
Abstract: 내용 없음
-
公开(公告)号：KR1020140105677A
公开(公告)日：2014-09-02
申请号：KR1020130019483
申请日：2013-02-22
Applicant: 삼성전자주식회사
CPC classification number: G06Q30/0207 , G06F3/041 , G06F3/0488 , G06F3/14 , G06Q20/105
Abstract: A method for controlling a mobile device issuing a wallet component managed by a ticket server according to an embodiment of the present invention comprises the steps of receiving common information of a wallet component registered in a ticket server from a provider server, displaying the wallet component on a provider application, selecting a request for issuing the wallet component; requesting the ticket server to issue the selected wallet component, transmitting variable information of the selected wallet component to the ticket server, receiving a wallet component issued by the ticket server in response to the requested wallet component and including the common information and the variable information from the ticket server, and displaying the issued wallet component on a wallet application.
Abstract translation: 根据本发明实施例的用于控制由票服务器管理的钱包组件的移动设备的控制方法包括以下步骤：从提供者服务器接收在票服务器中注册的钱包组件的公共信息，显示该钱包组件 提供商应用程序，选择发出钱包组件的请求; 请求票服务器发出所选择的钱包组件，将所选择的钱包组件的变量信息发送给售票服务器，接收由售票服务器根据所请求的钱包组件发出的钱包组件，并且包括公用信息和可变信息 票务服务器，并且在钱包应用上显示所发行的钱包组件。
-
公开(公告)号：KR1019990061336A
公开(公告)日：1999-07-26
申请号：KR1019970081594
申请日：1997-12-31
Applicant: 삼성전자주식회사
IPC: H01L21/768
Abstract: 본 발명에 의한 반도체 소자의 다층 패드 및 그 제조방법은, 반도체 기판 상의 소정 부분에 형성된 하부 도전성 패드와, 상기 하부 도전성 패드를 포함한 상기 기판 상에 형성되며, 상기 하부 도전성 패드의 표면이 소정 부분 노출되도록 와이드 비어 홀이 구비된 층간 절연막 및, 도전성막을 사이에 두고, 상기 하부 도전성 패드와 연결되도록 와이드 비어 홀을 포함한 상기 층간 절연막 상의 소정 부분에 형성된 상부 도전성 패드로 이루어져, 상부 도전성 패드 자체의 두께가 그 하부에 형성된 도전성막의 두께 만큼 더 두꺼워진 효과를 얻을 수 있게 되므로, 웨이퍼 프로빙시 또는 와이어 본딩시에 도전성 패드에 스트레스가 가해지더라도 도전성 패드에 크랙이 발생하는 것을 막을 수 있게 된다.
-
公开(公告)号：KR1019990030935A
公开(公告)日：1999-05-06
申请号：KR1019970051426
申请日：1997-10-07
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 반도체 소자의 콘택형성 공정에서, 콘택저항을 낮추기 위하여 부도체 박막의 생성을 방지하거나 생성된 부도체 박막을 제거하는 개선된 방법이 개시된다. 서로 다른 도전층들간을 전기적으로 서로 연결하기 위해 층간 절연막을 통하여 콘택을 형성시 생성 가능한 부도체 박막은 콘택 개구의 형성직후에 비교적 높은 고주파로써 프리크리닝을 하거나 열적 분해를 함으로써 제거되며, 상기 콘택개구에 충진될 내열금속물질을 도포하기 직전에 반응 방지막을 개구상면에 도포하거나 상기 내열금속물질의 도포시 사용 가스량의 혼합비를 설정된 비율로 유지시킴으로써 생성이 방지된다.
-
Patent Agency Ranking
公开(公告)号：KR100161392B1
公开(公告)日：1998-12-01
申请号：KR1019950003023
申请日：1995-02-17
Applicant: 삼성전자주식회사
IPC: H01L27/092
Abstract: 고압 반도체 소자 및 그 제조방법에 관하여 설명되어 있다. 제1도전형의 반도체기판, 상기 반도체기판 상에 게이트절연막을 개재하여 형성된 게이트전극, 상기 게이트전극 하부의 반도체 기판내에 형성되고 그 표면에 고압 반도체 소자의 채널이 형성될 제1도전형의 제1불순물영역, 상기 반도체 기판내에, 상기 제1불순물영역을 사이에 두고 대칭적으로 형성된 제2도전형의 제2불순물영역, 상기 제2불순물영역내의 상기 기판 표면에, 상기 제2불순물 영역에 의해 둘러싸이도록 형성된 제2도전형의 제3불순물영역 및 상기 제3불순물영역과 제1불순물영역 사이에 위치한 상기 제2불순물영역 내의 상기 기판 표면에 형성되고 상기 제3불순물영역과 동일한 토폴로지(topology)를 갖도록 형성된 산화막을 구비한다. 고압 반도체 소자의 소오스 및 드레인을 채널에 대해 대칭형으로 구성하고 채널과 소오스/드레인을 서로 다른 도전형으로 형성함으로써 종래 문제점을 해결할 수 있다.
-
公开(公告)号：KR1019970053910A
公开(公告)日：1997-07-31
申请号：KR1019950065966
申请日：1995-12-29
Applicant: 삼성전자주식회사
Inventor： 안경호
IPC: H01L27/085
Abstract: 샐리사이드 공정으로 제조된 모스 트랜지스터에 대해 기재되어 있다. 이는 다결정 실리콘층과 금속 실리사이드층이 적층된 구조의 게이트 전극, 상기 게이트 전극 측벽에 형성된 제1스페이서, 상기 제1스페이서와 게이트 전극 사이에 형성된 제2스페이서를 구비한다. 따라서, 게이트 전극과 소오스/드레인과의 단락을 방지할 수 있다.
-
公开(公告)号：KR100068693B1
公开(公告)日：1993-12-14
申请号：KR1019910000637
申请日：1991-01-16
Applicant: 삼성전자주식회사
Inventor： 안경호
IPC: H01L27/115
-
公开(公告)号：KR1019930004347B1
公开(公告)日：1993-05-26
申请号：KR1019900014965
申请日：1990-09-20
Applicant: 삼성전자주식회사
Inventor： 안경호
IPC: H01L27/15 , H01L27/115 , H01L29/788
Abstract: The nonvolatile memory element is mfd. by (a) forming a field oxide film (24) on the silicon substrate (21), (b) etching the film (24), (c) thermally growing an oxide film (26), (d) coating a first polysilicon film (27), an insulating film (28) and a second polysilicon film (29), (e) forming a floating gate (30) and a control gate (31) by patterning the films (27)(29), (f) forming a source/drain region (32,33), and (g) forming an insulating film (34) and a metal electrode (35).
Abstract translation: 非易失性存储元件是mfd。 通过（a）在硅衬底（21）上形成场氧化物膜（24），（b）蚀刻膜（24），（c）热生长氧化膜（26），（d）涂覆第一多晶硅膜 （27），绝缘膜（28）和第二多晶硅膜（29），（e）通过图案化膜（27）（29），（f）形成浮栅（30）和控制栅（31） 形成源极/漏极区域（32,33），和（g）形成绝缘膜（34）和金属电极（35）。
-
公开(公告)号：KR1019930001420B1
公开(公告)日：1993-02-27
申请号：KR1019900001692
申请日：1990-02-12
Applicant: 삼성전자주식회사
Inventor： 안경호
IPC: G11C16/00 , H01L27/115
Abstract: A method for manufacturing a EPROM having triple polysilicon layer comprises (a) forming field oxide on silicon substrate (1), (b) forming gate oxide (2), (c) depositing polysilicon layer (3) on (1) and forming a 1st polypattern (3') by etching, (d) forming oxide (4) and ion-implanting P-type impurity into (1), (e) forming thin tunneling oxide (6) on the etched part of (4), (f) depositing polysilicon layer (8) on (1) and forming a 2nd polypattern (8') by etching, (g) forming N+ source/drain region (9) by ion-implanting N- type impurity, (h) etching oxide (11) to form contact window (12) , (i) forming a 3rd polypattern (13') by etching deposited polysilicon layer (13), and (j) forming interlayer insulation film (14) and metal electrode (15).
Abstract translation: 一种制造具有三重多晶硅层的EPROM的方法包括：（a）在硅衬底（1）上形成场氧化物，（b）形成栅极氧化物（2），（c）在（1）上沉积多晶硅层（3） 通过蚀刻，（d）形成氧化物（4）和离子注入P型杂质到（1）中的第一聚酰亚胺（3'），（e）在（4）的蚀刻部分上形成薄的隧道氧化物（6） f）在（1）上沉积多晶硅层（8）并通过蚀刻形成第二聚酰亚胺（8'），（g）通过离子注入N-型杂质形成N +源极/漏极区域（9），（h） （11）形成接触窗（12），（i）通过蚀刻沉积的多晶硅层（13）形成第三聚焦图案（13'），和（j）形成层间绝缘膜（14）和金属电极（15）。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.02 seconds)
