公开(公告)号：KR101267799B1

公开(公告)日：2013-06-04

申请号：KR1020070115124

申请日：2007-11-12

Applicant: 삼성전자주식회사

Inventor： 유동헌 ,  공준진 ,  박성정

IPC: H04L1/02

CPC classification number: H04L25/0204 ,  H04B1/71052 ,  H04L25/0224 ,  H04L25/0246

Abstract: 본 발명은 이동 통신 시스템에서 전송 다이버시티 방법으로 전송된 신호를 수신하는 장치 및 방법에 관한 것으로, 더욱 상세하게는 직교 부호화된 신호간의 간섭을 제거하여 수신 성능을 향상시키는 장치 및 방법에 관한 것이다.
본 발명은 송신기로부터 직교 부호화(Orthogonal Coded)된 신호를 수신하여 수신 벡터를 생성하는 수신부, 상기 송신기로부터 상기 간섭 제거 장치까지의 무선 채널에 대한 상태를 추정하여 채널 상태 행렬을 생성하는 채널 추정부, 상기 생성된 채널 상태 행렬을 QR 분해(QR decomposition)하여 Q행렬과 R행렬을 생성하고, 상기 생성된 Q 행렬 및 상기 수신 벡터에 기반하여 결정 통계 벡터(Decision Statistic Vector)를 생성하는 QR 분해부, 및 상기 생성된 결정 통계 벡터에 기반하여 상기 직교 부호화된 신호로부터 수신 신호를 결정하는 신호 결정부를 포함하는 것을 특징으로 하는 간섭 제거 장치를 제공한다.
직교 부호화, STBC(Space-Time Block Coding), 전송 다이버시티, Detection

公开(公告)号：KR1020090099264A

公开(公告)日：2009-09-22

申请号：KR1020080024414

申请日：2008-03-17

Applicant: 삼성전자주식회사

Inventor： 유동헌 ,  조경래 ,  강동구 ,  채동혁 ,  공준진

IPC: G11C16/34

CPC classification number: G11C16/26 ,  G06F11/1072 ,  G11C11/5628 ,  G11C11/5642 ,  G11C29/00 ,  G11C2029/0411 ,  G11C2211/5621

Abstract: A memory device and a memory data read method are provided to improve the reading performance by lowering the requirement condition needed for error control codes. A memory device(100) comprises a multi bit cell array(110), a threshold voltage detection unit(120), a decision unit(130) and a error detection unit(140). The multi bit cell array comprises a plurality of multi bit cells. The threshold voltage detection unit detects a first threshold voltage sections including the threshold voltages of the multi bit cells of the inside of sub array. The decision unit determines data of the first bit layer from the detected first threshold voltage sections as described above. The first threshold voltage which the decision device is discriminated about the multi bit cell of the inside of subarray. The decision unit determines the data of the first bit layer using the first threshold voltage section. The error detection unit detects the erroneous bit of data of the determined first bit layer.

Abstract translation: 提供存储器件和存储器数据读取方法，通过降低错误控制代码所需的要求条件来提高读取性能。 存储器件（100）包括多位单元阵列（110），阈值电压检测单元（120），判定单元（130）和错误检测单元（140）。 多位单元阵列包括多个多位单元。 阈值电压检测单元检测包括子阵列内部的多位单元的阈值电压的第一阈值电压部分。 如上所述，判定单元从检测到的第一阈值电压部分确定第一位层的数据。 决定装置被鉴别为子阵列内部的多位单元的第一阈值电压。 决定单元使用第一阈值电压部分确定第一位层的数据。 错误检测单元检测所确定的第一位层的数据的错误位。