-
公开(公告)号：KR100725367B1
公开(公告)日：2007-06-07
申请号：KR1020050093106
申请日：2005-10-04
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/14689 , H01L27/14603
Abstract: 이미지 센서 및 그 제조방법이 제공된다. 본 발명의 일 실시예에 따른 이미지 센서는 반도체 기판 및 반도체 기판 내에 형성된 광전 변환부와 전하 검출부 사이의 채널 영역 상에 형성된 게이트 절연막 상에 형성되며, 제1 도전형 불순물로 도우프된 영역과 제2 도전형 불순물로 도우프된 영역이 횡으로 인접하여 형성된 폴리실리콘막으로 이루어진 전송 게이트 전극을 포함하고, 광전 변환부에 축적된 전하를 전하 검출부로 전송하는 전하 전송부를 포함한다.
이미지 센서, 전하 전송부, 포텐셜 베리어-
公开(公告)号：KR1020070037937A
公开(公告)日：2007-04-09
申请号：KR1020050093106
申请日：2005-10-04
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/14689 , H01L27/14603
Abstract: 이미지 센서 및 그 제조방법이 제공된다. 본 발명의 일 실시예에 따른 이미지 센서는 반도체 기판 및 반도체 기판 내에 형성된 광전 변환부와 전하 검출부 사이의 채널 영역 상에 형성된 게이트 절연막 상에 형성되며, 제1 도전형 불순물로 도우프된 영역과 제2 도전형 불순물로 도우프된 영역이 횡으로 인접하여 형성된 폴리실리콘막으로 이루어진 전송 게이트 전극을 포함하고, 광전 변환부에 축적된 전하를 전하 검출부로 전송하는 전하 전송부를 포함한다.
이미지 센서, 전하 전송부, 포텐셜 베리어-
公开(公告)号：KR1020060058391A
公开(公告)日：2006-05-30
申请号：KR1020040097418
申请日：2004-11-25
Applicant: 삼성전자주식회사
IPC: H01L27/146 , H01L31/10
CPC classification number: H04N5/357 , H01L27/14609
Abstract: 씨모스 이미지 센서를 제공한다. 이 이미지 센서는 입사되는 빛에 의해 신호 전하를 발생하는 포토다이오드 영역과, 광역 트랜스퍼 신호에 의해 신호 전하를 제 1 부유 확산층으로 전달하는 광역 트랜스퍼 트랜지스터와, 상기 제 1 부유 확산층에 축적된 신호 전하를 픽셀 선택 신호에 의해 제 2 부유 확산층으로 전달하는 픽셀 트랜스퍼 트랜지스터와, 제 2 부유 확산층에 축적된 신호 전하에 의해 데이타 출력 노드의 전압을 변경시키는 소오스 팔로어 트랜지스터와, 리셋 신호에 의해 축적된 신호 전하를 리셋시키는 리셋 트랜지스터를 포함한다.
-
公开(公告)号：KR100493059B1
公开(公告)日：2005-06-02
申请号：KR1020030024780
申请日：2003-04-18
Applicant: 삼성전자주식회사
IPC: H01L21/336
CPC classification number: H01L29/4238 , H01L23/4824 , H01L29/41758 , H01L29/78 , H01L2924/0002 , H01L2924/00
Abstract: 게이트 캐패시턴스를 감소시킬 수 있는 트랜지스터를 개시한다. 개시된 본 발명의 트랜지스터는, 반도체 기판상의 소정 부분에 소자가 형성될 액티브 영역을 한정하는 소자 분리막이 형성된다. 이러한 반도체 기판상에 게이트 절연막을 사이에 두고 메쉬 형태의 게이트 전극이 형성되고, 상기 게이트 전극 양측의 액티브 영역에 각각 형성되는 소오스, 드레인 영역이 형성된다. 이때, 상기 액티브 영역에는 메쉬형 게이트 전극의 교차부를 포함하는 영역과 오버랩되도록 소자 분리막이 배치되어 있다.
-
公开(公告)号：KR1020030005774A
公开(公告)日：2003-01-23
申请号：KR1020010041221
申请日：2001-07-10
Applicant: 삼성전자주식회사
IPC: H01L29/772
Abstract: PURPOSE: A method of fabricating a semiconductor device for preventing current leakage after a forming process of a local interconnection region by adding nitrogen to a thermal oxide layer. CONSTITUTION: A trench etch mask is formed on a semiconductor substrate(100). The semiconductor substrate(100) is etched by using the trench mask and a trench is formed by etching the semiconductor substrate(100). Ions are implanted into the inside of the trench. A thermal oxide layer(111) including nitrogen is formed in the inside of the trench. An isolation layer(114) is formed by filling an oxide layer into the inside of the trench. A gate pattern(118) and a shallow junction region(120) are formed on the semiconductor substrate(100). An interlayer dielectric(122) is formed on an entire surface of the semiconductor substrate(100). A contact hole is formed by etching the interlayer dielectric(122) and the isolation layer(114). A local interconnection region(124) is formed by filling the contact hole.
Abstract translation: 目的：制造半导体器件的方法，该半导体器件通过向热氧化物层添加氮而在局部互连区域的形成处理之后防止漏电。 构成：在半导体衬底（100）上形成沟槽蚀刻掩模。 通过使用沟槽掩模来蚀刻半导体衬底（100），并且通过蚀刻半导体衬底（100）形成沟槽。 离子植入沟槽的内部。 在沟槽的内部形成包含氮的热氧化物层（111）。 通过将氧化物层填充到沟槽的内部来形成隔离层（114）。 在半导体衬底（100）上形成栅极图案（118）和浅结区域（120）。 在半导体衬底（100）的整个表面上形成层间电介质（122）。 通过蚀刻层间电介质（122）和隔离层（114）形成接触孔。 通过填充接触孔形成局部互连区域（124）。
-
Patent Agency Ranking
公开(公告)号：KR1019950008245B1
公开(公告)日：1995-07-26
申请号：KR1019920021652
申请日：1992-11-18
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: The device reduces the loss of cell data by preventing the flow of electron into cell array with the block of electron diffusion. The device comprises a semiconductor substrate which is connected with ground, an impurity region which is connected with a power source, an impurity region which is formed onto the upper part of the impurity region and is connected with the power source, and the first impurity region which is formed in the impurity region and is connected with input and output signal lines.
Abstract translation: 该装置通过阻止电子流扩散到电池阵列中来减少电池数据的损失。 该装置包括与地连接的半导体基板，与电源连接的杂质区域，形成在杂质区域的上部并与电源连接的杂质区域，以及第一杂质区域 其形成在杂质区域中，并与输入和输出信号线相连。
-
公开(公告)号：KR1019940001386A
公开(公告)日：1994-01-11
申请号：KR1019920010869
申请日：1992-06-22
Applicant: 삼성전자주식회사
IPC: H01L27/06
Abstract: 본 발명은 BiCMOS소자의 제조방법에 관한 것으로 게이트용 폴리 실리콘을 바이폴라 트랜지스터의 에미터와 베이스간에도 형성함으로써 LDD구조를 위한 NMOS트랜지스터의 N형 이온주입을 방지하고 스페이서 형성시에 에칭과정에서 에미터와 베 이스간의 누설전류를 줄임으로써 전류중폭율이 우수한 BiCMOS 소자의 제조방법 이 다.
-
-
公开(公告)号：KR1019930018694A
公开(公告)日：1993-09-22
申请号：KR1019920002926
申请日：1992-02-25
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 반도체장치의 금속콘택 형성공정에 관한 것으로, 반도체장치의 금속콘택 형성방법에 있어서, 콘택홀이 형성된 절연막상에 금속을 증착하여 금속막을 형성한후 스퍼티식각에 의해 금속막을 식각한 다음 상기 금속막상에 금속물질로 재증착하는 것을 특징으로 하는 본 발명에 의하면, 금속막의 스텝커버리지를 향상시키고 콘택내의 보이드를 제거할 수 있음에 따라 디바이스의 신뢰성 향상에 기여할 수 있게 된다.
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.073 seconds)
