公开(公告)号：KR1020050080277A

公开(公告)日：2005-08-12

申请号：KR1020040008347

申请日：2004-02-09

Applicant: 삼성전자주식회사

Inventor： 강윤호 ,  최진경 ,  김장섭

IPC: G02F1/1335

Abstract: 본 발명에 따른 색필터 표시판은 기판, 기판 위에 형성되어 있는 복수개의 제1 블랙 매트릭스, 복수개의 제1 블랙 매트릭스 위에 제1 블랙 매트릭스와 동일한 패턴으로 형성되어 있는 복수개의 제2 블랙 매트릭스, 제1 블랙 매트릭스 및 제2 블랙 매트릭스로 이루어진 복수개의 블랙 매트릭스 사이에 형성되어 있는 색필터를 포함하고, 제1 블랙 매트릭스는 금속막이고, 제2 블랙 매트릭스는 포토레지스트막인 것이 바람직하다. 따라서, 본 발명에 따른 색필터 표시판은 금속막으로 된 제1 블랙 매트릭스 및 유기막으로 된 제2 블랙 매트릭스를 형성함으로써 제2 블랙 매트릭스 양단의 테이퍼 각도를 수직으로 유지하여 제2 블랙 매트릭스에 충분한 광학 밀도 값을 확보할 수 있다는 장점이 있다.

公开(公告)号：KR1020050078017A

公开(公告)日：2005-08-04

申请号：KR1020040006114

申请日：2004-01-30

Applicant: 삼성전자주식회사

Inventor： 강윤호 ,  최병룡

IPC: H01L21/027 ,  B82Y40/00

CPC classification number: B81C1/00031 ,  B82Y30/00 ,  G03F1/50 ,  B82Y40/00 ,  G03F1/14

Abstract: 표면 플라즈몬 공명(SPR; surface plasmon resonance)을 이용한 나노구조 형성방법이 개시된다. 개시된 방법은 반도체 기판 상에 포토 레지스트 층을 형성하는 단계와, 포토 레지스트 층 상에 나노 구조체를 형성하는 단계와, 나노 구조체가 형성된 반도체 기판으로 빛을 조사하여 포토 레지스트 층을 감광하는 단계와, 감광된 포토 레지스트 층을 현상하는 단계 및 현상된 포토 레지스트 층을 이용하여 반도체 기판을 건식 식각함으로써 반도체 기판이 나노구조를 갖도록 하는 단계를 포함한다. 따라서, 미리 제조된 나노 구조체를 포토 레지스트 층에 형성한 후 SPR을 적용함으로써 기존의 반도체 공정에 손쉽게 적용할 수 있는 높은 효율의 공정으로 짧은 시간에 대면적의 기판에 나노 구조를 간단하게 형성할 수 있는 효과가 있다.

公开(公告)号：KR1020050052181A

公开(公告)日：2005-06-02

申请号：KR1020030086045

申请日：2003-11-29

Applicant: 삼성전자주식회사

Inventor： 강윤호 ,  이주현

IPC: B01F5/08 ,  B82Y40/00

CPC classification number: A61K31/54 ,  Y10T137/85954 ,  Y10T137/87587

Abstract: 본 발명은
에어로졸 유입용 도관 (1); 유입된 에어로졸의 압력 조절부 (2); 에어로졸 수송용 도관 (3)에 의해 에어로졸 압력 조절부 (2)와 연결되며, 전진된 에어로졸이 그 도관 (3)을 통해 도달하여 에어로졸의 혼합이 이루어지는, 도관에 비해 그 단면적이 현저하게 큰 버퍼 (4); 상기 버퍼 (4) 내의 에어로졸 일부를 버퍼 이전의 도관으로 피드백시키기 위한, 상기 버퍼 (4)를 버퍼 이전의 도관 (1) 또는 에어로졸 압력조절부 (2)와 연결시키는 피드백(feedback)용 도관 (5); 및 상기 버퍼로부터 균일하게 혼합된 에어로졸을 유출시키기 위한 에어로졸 유출용 도관 (6)을 포함하는, 이미 생성된 에어로졸의 밀도를 안정화하기 위한 장치 및 이러한 장치와 동일한 원리의 에어로졸의 밀도를 안정화하는 방법을 제공한다.

公开(公告)号：KR1020030093848A

公开(公告)日：2003-12-11

申请号：KR1020020031728

申请日：2002-06-05

Applicant: 삼성전자주식회사

Inventor： 강윤호

IPC: G02F1/136 ,  B82Y40/00

CPC classification number: H01L21/02686 ,  C30B13/00 ,  C30B29/06 ,  H01L21/02532 ,  H01L21/02645 ,  H01L21/2026

Abstract: PURPOSE: A crystallization method for amorphous silicon by using nano particles is provided to crystallize amorphous silicon by melting and cooling procedure by supplying nano particles as crystallization cores, thereby simplifying the crystallization procedure and controlling the position and arrangement of crystal. CONSTITUTION: A crystallization method for amorphous silicon by using nano particles includes the steps of supplying nano particles(25a) to a surface of an amorphous silicon film deposited on a top surface of a substrate(21), and radiating pulse waves of laser beams to the amorphous silicon film during the nano particle supplying. The nano particles reach the amorphous silicon film melted with the silicon film during the laser beam radiation.

Abstract translation: 目的：提供通过使用纳米颗粒的非晶硅的结晶方法，通过熔融和冷却程序通过提供纳米颗粒作为结晶核来结晶非晶硅，从而简化结晶程序并控制晶体的位置和排列。 构成：通过使用纳米颗粒的非晶硅的结晶方法包括以下步骤：向沉积在基板（21）的顶表面上的非晶硅膜的表面供给纳米颗粒（25a），并将激光束的脉冲波辐射到 在纳米颗粒供应期间的非晶硅膜。 在激光束辐射期间纳米颗粒到达与硅膜熔融的非晶硅膜。

公开(公告)号：KR101075601B1

公开(公告)日：2011-10-20

申请号：KR1020040076084

申请日：2004-09-22

Applicant: 삼성전자주식회사

Inventor： 강윤호 ,  김병주 ,  김장섭 ,  권성규

IPC: G02F1/1335

CPC classification number: G02B5/223 ,  C09D4/06 ,  C08F265/00

Abstract: 블랙매트릭스용조성물은안료분산체 40 중량부를포함하고, 상기안료분산체 40 중량부에대하여, 광개시제 0.1 내지 1.0 중량부, 광중합단량체 5 내지 20 중량부, 플루오르원자를포함하고측쇄에히드록시기를갖는아크릴계공중합체를포함하는바인더수지 5 내지 20 중량부, 플루오르원자를포함하는에폭시계단량체 0.1 내지 0.5 중량부및 용매 35 내지 55 중량부를포함한다. 상기블랙매트릭스용조성물을사용하여형성된블랙매트릭스패턴은잉크의번짐현상을최소화하여액정표시장치의컬러특성을보다향상시킬수 있다.

公开(公告)号：KR1020090077232A

公开(公告)日：2009-07-15

申请号：KR1020080003058

申请日：2008-01-10

Applicant: 삼성전자주식회사

Inventor： 이태연 ,  강윤호 ,  김철규

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: C23C16/305 ,  H01L45/06 ,  H01L45/141

Abstract: A phase-change layer and a phase change memory device including the same are provided, which can enhance the degree of integration of PRAM by reducing distance between the memory cells. The phase-change layer comprises a plurality of first areas(10) and the second area(20). A plurality of first areas are dispersed in the first space and are filled with the phase change material. The second area is the rest of the first space and is filled with the dielectric material. In the phase-change layer, the content of the dielectric material is 20 mol% or less. The thickness of the first area is 100nm or less. The storage node comprises the phase-change layer. The switching element is connected to the storage node.

Abstract translation: 提供了一种相变层和包括该相变层的相变存储器件，其可以通过减小存储单元之间的距离来增强PRAM的集成度。 相变层包括多个第一区域（10）和第二区域（20）。 多个第一区域分散在第一空间中并填充相变材料。 第二个区域是第一个空间的其余部分，并填充有电介质材料。 在相变层中，电介质材料的含量为20摩尔％以下。 第一区域的厚度为100nm以下。 存储节点包括相变层。 开关元件连接到存储节点。

公开(公告)号：KR1020090006468A

公开(公告)日：2009-01-15

申请号：KR1020070069834

申请日：2007-07-11

Applicant: 삼성전자주식회사

Inventor： 강윤호

IPC: H01L27/115 ,  H01L21/203 ,  B82Y10/00

CPC classification number: C23C14/3414 ,  C23C14/0605 ,  C23C14/14 ,  H01L45/06 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/143

Abstract: The hase-change material, sputter target comprising the phase-change material, the method of forming phase-change layer using the sputter target and the method of manufacturing phase-change random access memory comprising the phase-change layer are provided to suppress the problems that are the doping concentration of C and the property and deposition rate of the phase-change layer change in the deposition production of the phase-change layer. The sputter target(100') which is equal with the structure is positioned at the upside of the substrate(200) in the vacuum chamber(500). The sputtering process is performed on the sputter target with the predetermined ion. The atom(3) of the phase change material and C(carbon) atom(6) are emitted and is deposited in the top of the substrate by the sputtering of the sputter target. If the process of forming the phase-change layer(30) is completed, the process of depositing the phase-change layer is repeatedly performs on other substrates.

Abstract translation: 提供变质材料，包括相变材料的溅射靶，使用溅射靶形成相变层的方法和制造包括相变层的相变随机存取存储器的方法，以抑制这些问题 即相变层的沉积生成中C的掺杂浓度和相变层的性质和沉积速率的变化。 与该结构相等的溅射靶（100'）位于真空室（500）中的衬底（200）的上侧。 溅射工艺在溅射靶上用预定的离子进行。 通过溅射靶的溅射，发射相变材料的原子（3）和C（碳）原子（6）并沉积在衬底的顶部。 如果形成相变层（30）的过程完成，则在其它基板上反复进行沉积相变层的处理。

公开(公告)号：KR1020080076391A

公开(公告)日：2008-08-20

申请号：KR1020070016237

申请日：2007-02-15

Applicant: 삼성전자주식회사

Inventor： 심이섭 ,  김병주 ,  김장섭 ,  강윤호 ,  권성규 ,  이광호 ,  곽창훈 ,  유재준

IPC: G02B5/20 ,  G02F1/1335

CPC classification number: G02B5/201 ,  G02F1/133512 ,  G02F1/133514 ,  G02F1/133516

Abstract: A color filter substrate and a method of manufacturing the same are provided to prevent light leakage by a passage unit by comprising an organic pattern for covering the passage unit. A color filter substrate(202) includes a base substrate, a first light shielding pattern(BM1), a second light shielding pattern(BM2) and color filters(RCF,GCF,BCF). The base substrate includes a plurality of pixel regions(R1,R2,G1,G2,B1,B2). The first light shielding pattern is extended in one direction of the base substrate. The second light shielding pattern crosses the first light shielding pattern and includes passage units(HP1~HP3) which expose the base substrate so as to connect the adjacent pixel regions in the one direction. The color filters are formed on the pixel regions.

Abstract translation: 提供一种滤色器基板及其制造方法，以通过包括用于覆盖通道单元的有机图案来防止通道单元的光泄漏。 滤色器基板（202）包括基底基板，第一遮光图案（BM1），第二遮光图案（BM2）和滤色器（RCF，GCF，BCF）。 基底基板包括多个像素区域（R1，R2，G1，G2，B1，B2）。 第一遮光图案在基底基板的一个方向上延伸。 第二遮光图案与第一遮光图案交叉，并且包括通过单元（HP1〜HP3），该通道单元暴露基底，以沿着一个方向连接相邻的像素区域。 滤色器形成在像素区域上。

公开(公告)号：KR1020080040238A

公开(公告)日：2008-05-08

申请号：KR1020060107929

申请日：2006-11-02

Applicant: 삼성전자주식회사

Inventor： 강윤호 ,  와완기다니엘 ,  우티그마티아스 ,  김기준 ,  서동석

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: C01B19/007 ,  C01P2002/52 ,  C01P2006/33 ,  C01P2006/34 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/141 ,  G11C13/0004

Abstract: A phase change material doped with Se and a PRAM comprising the same are provided to secure thermal stability at the temperature of 160 °C and more. A first and second impurity regions(S1,D1) doped with an n type impurity are defined on a substrate(40) of a p type. A gate insulating layer(42) and a gate electrode(44) are sequentially laminated on the semiconductor substrate between the first and second impurity regions. A first interlayer dielectric(46) is formed on the substrate. A contact hole is formed to expose the first impurity region. The first contact plug is filled with a conductive plug(50). A lower electrode is formed to cover the exposed part of the conductive plug. A second interlayer dielectric(62) is formed to cover the lower electrode. A via hole(h2) is formed to expose the lower electrode. The via hole is filled with a lower electrode contact layer(64). A phase change layer(66) is formed to cover the exposed part of the lower electrode contact layer. An upper electrode(68) is formed on the phase change layer.

Abstract translation: 提供了掺杂有Se的相变材料和包含其的PRAM以确保在160℃以上的温度下的热稳定性。 掺杂有n型杂质的第一和第二杂质区（S1，D1）限定在p型衬底（40）上。 在第一和第二杂质区之间的半导体衬底上依次层叠栅极绝缘层（42）和栅电极（44）。 在基板上形成第一层间电介质（46）。 形成接触孔以露出第一杂质区。 第一接触插塞填充有导电插塞（50）。 形成下电极以覆盖导电插头的暴露部分。 形成第二层间电介质（62）以覆盖下电极。 通孔（h2）形成为露出下电极。 通孔填充有下电极接触层（64）。 形成相变层66以覆盖下部电极接触层的暴露部分。 在相变层上形成上电极（68）。

公开(公告)号：KR1020080035212A

公开(公告)日：2008-04-23

申请号：KR1020060101570

申请日：2006-10-18

Applicant: 삼성전자주식회사

Inventor： 강윤호 ,  김기준 ,  서동석

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1666 ,  H01L21/67063

Abstract: A phase change memory device having a broad contact area between a lower electrode contact layer and a phase change layer is provided to avoid a contact defect like delamination between a lower electrode contact layer and a phase change layer in a repetitive writing operation by increasing a contact area between the lower electrode contact layer and the phase change layer. A phase change memory device includes a storage node and a switching device connected to a lower electrode contact layer(60) filled in a via hole(58), wherein the storage node includes the lower electrode contact layer, a phase change layer(62) and an upper electrode layer. The lower electrode contact layer has a protrusion part(60a) protruding to the phase change layer. The protrusion part can be extended to the circumference of the via hole. The switching device can be a transistor or a diode.

Abstract translation: 提供具有下电极接触层和相变层之间的宽接触面积的相变存储器件，以通过增加接触来避免在重复写入操作中的下电极接触层和相变层之间的分层接触缺陷 下电极接触层和相变层之间的区域。 相变存储器件包括存储节点和连接到填充在通孔（58）中的下电极接触层（60）的开关器件，其中存储节点包括下电极接触层，相变层（62） 和上电极层。 下部电极接触层具有向相变层突出的突出部（60a）。 突起部分可以延伸到通孔的圆周。 开关器件可以是晶体管或二极管。