-
公开(公告)号：KR101926464B1
公开(公告)日：2018-12-07
申请号：KR1020120113103
申请日：2012-10-11
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
Abstract: 멀티코어 프로세서에서 수행되는 프로그램의 컴파일 시에 스크래치패드 메모리의 크기에 따라 태스크에 지정되는 통신방식을 최적화함으로써 프로그램의 절전성능과 동작속도를 향상시킬 수 있는 멀티코어 프로세서에서 수행되는 프로그램의 컴파일 방법, 멀티코어 프로세서의 태스크 매핑 방법 및 태스크 스케줄링 방법이 개시된다.
-
公开(公告)号：KR1020170101749A
公开(公告)日：2017-09-06
申请号：KR1020160081544
申请日：2016-06-29
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
Abstract: 두클럭신호의위상을정렬하는방법및 장치는, 제 1 클럭신호의선행신호및 지연신호를생성하여, 위상검출기를통해제 1 클럭신호와제 2 클럭신호의위상간관계를검출하고, 검출결과에따라제 1 클럭신호를반복적으로지연시킴으로써, 두클럭신호의위상을정렬할수 있다.
Abstract translation: 用于对准两个时钟信号的相位的方法和装置，所述第一创建之前的信号和时钟信号的延迟信号，检测与一相位检测器的时钟信号和第二时钟信号之间的第一相位关系，并将检测结果 通过根据时钟信号反复延迟第一时钟信号，可以对两个时钟信号的相位进行校准。
-
公开(公告)号：KR1020110104330A
公开(公告)日：2011-09-22
申请号：KR1020100023414
申请日：2010-03-16
Applicant: 서울대학교산학협력단 , 광운대학교 산학협력단
CPC classification number: G06F15/7871
Abstract: 본 발명은 코어스 그레인 재구성 어레이에 관한 것으로, 하나 이상의 프로세서; 복수 개의 프로세싱 엘리먼트들, 및 프로세싱 엘리먼트들에 의해 실행되는 명령들을 저장하는 구성 캐쉬를 포함하는 프로세싱 엘리먼트 어레이; 및 프로세서 및 프로세싱 엘리먼트 어레이와 각각 일대일 맵핑되는 복수 개의 메모리 유닛들을 포함하고, 일대일 맵핑을 스위칭하여 프로세서 및 프로세싱 엘리먼트 어레이 간의 데이터 통신을 수행하는 중심 메모리를 포함함으로써, 프로세서 또는 메인 메모리 측에서 프레임 버퍼로부터/프레임 버퍼로 데이터를 판독/기록할 때, 시스템 버스의 제한된 대역폭 및 레이턴시로 인해 발생할 수 있는 심각한 병목현상을 개선하는 효과가 있다.
-
-
公开(公告)号：KR1020170112909A
公开(公告)日：2017-10-12
申请号：KR1020160108378
申请日：2016-08-25
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: G06F11/20
Abstract: 메모리제어방법및 장치는, 캐시를읽지않고, 더티상태의캐시그룹을검출하고, 검출결과에따라데이터읽기요청또는데이터쓰기요청을캐시에전송할지외부메모리에전송할지결정할수 있다. 따라서, 캐시에대한읽기요청이감소되어캐시의성능이향상되는효과를얻을수 있다.
Abstract translation: 该存储器控制方法和装置可以在不读取高速缓存的情况下检测处于脏状态的高速缓存组，并且根据检测结果来确定是将数据读取请求还是数据写入请求发送到高速缓存或外部存储器。 因此，对缓存的读取请求减少，并且缓存的性能得到改善。
-
Patent Agency Ranking
公开(公告)号：KR1020170030967A
公开(公告)日：2017-03-20
申请号：KR1020150128568
申请日：2015-09-10
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: H04L12/54 , H04L12/733 , H04L12/725 , H04L12/721 , H04L12/70
CPC classification number: H04L45/20 , H04L12/44 , H04L12/5692 , H04L45/121 , H04L45/122 , H04L45/74 , H04L49/109 , H04L49/25
Abstract: 일실시예에따른다중네트워크는메쉬네트워크; 트리네트워크; 및상기메쉬네트워크및 상기트리네트워크와연결되고, 출발점의처리유닛으로부터발생한패킷을상기메시네트워크또는상기트리네트워크중 어느하나의네트워크로주입하여도착점의처리유닛으로전송하는네트워크인터페이스를포함한다.
Abstract translation: 根据一个实施例的网间网络包括网状网络; 树形网络; 以及连接到网状网络和树状网络的网络接口，用于将从起始点的处理单元生成的数据包注入网状网络或树状网络的网络中，并将数据包发送到目的地的处理单元。
-
公开(公告)号：KR101260967B1
公开(公告)日：2013-05-07
申请号：KR1020110004094
申请日：2011-01-14
Applicant: 서울대학교산학협력단
IPC: G06F9/30
CPC classification number: G06F9/30072 , G06F9/3842
Abstract: 본발명은, 프로세싱요소를통해명령어를처리하는방법및 프로세싱장치에관한것으로서, 보다상세하게는, 분기문을구성하는두 가지패스에속하는명령어들을동시에인출/이슈하여, 인출/이슈된명령어들중 어느하나만을분기문의조건에따라프로세싱요소를통해실행하도록구성함으로써, DISE 방식을통해 CGRA 또는기타 SIMD 머신을구성하는프로세싱요소에서분기문을보다빠른속도로처리할수 있게한다.
-
公开(公告)号：KR101076869B1
公开(公告)日：2011-10-25
申请号：KR1020100023414
申请日：2010-03-16
Applicant: 서울대학교산학협력단 , 광운대학교 산학협력단
CPC classification number: G06F15/7871
Abstract: 본발명은코어스그레인재구성어레이에관한것으로, 하나이상의프로세서; 복수개의프로세싱엘리먼트들, 및프로세싱엘리먼트들에의해실행되는명령들을저장하는구성캐쉬를포함하는프로세싱엘리먼트어레이; 및프로세서및 프로세싱엘리먼트어레이와각각일대일맵핑되는복수개의메모리유닛들을포함하고, 일대일맵핑을스위칭하여프로세서및 프로세싱엘리먼트어레이간의데이터통신을수행하는중심메모리를포함함으로써, 프로세서또는메인메모리측에서프레임버퍼로부터/프레임버퍼로데이터를판독/기록할때, 시스템버스의제한된대역폭및 레이턴시로인해발생할수 있는심각한병목현상을개선하는효과가있다.
-
29.发明授权
公开(公告)号：KR101032771B1
公开(公告)日：2011-05-06
申请号：KR1020090047752
申请日：2009-05-29
Applicant: 서울대학교산학협력단 , 광운대학교 산학협력단
CPC classification number: G06F9/30181
Abstract: 본 발명은 구성형 프로세서에서 RISC 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서에 관한 것으로서, 더욱 상세하게는 파이프라인 방식의 기반 프로세서 및 사용자에 의해 정의된 확장 명령어를 실행하는 맞춤형 기능 유닛이 결합된 구성형 프로세서에 있어서, 맞춤형 기능 유닛에서 실행중인 확장 명령어에 대한 목록정보를 저장하고 있는 목록정보 레지스터; 및 목록정보 레지스터를 참조하여 기반 프로세서의 디코딩부에서 처리중인 RISC 명령어와 맞춤형 기능 유닛에서 실행중인 확장 명령어와의 의존성을 판단하고, 의존성이 있는 경우 디코딩부와 연결된 파이프를 스톨시키며, 의존성이 없는 경우 디코딩부와 연결된 파이프를 스톨시키지 않는 의존성 검출부를 포함하며, 목록정보는 확장 명령어의 아이디에 대한 정보와 목적 레지스터에 대한 정보를 포함하는 것을 특징으로 하는 구성형 프로세서 및 RISC 명령어와 확장 명령어를 병렬 처리하기 위한 방법에 관한 것이다.
-
公开(公告)号：KR1020100129021A
公开(公告)日：2010-12-08
申请号：KR1020090047752
申请日：2009-05-29
Applicant: 서울대학교산학협력단 , 광운대학교 산학협력단
CPC classification number: G06F9/30181
Abstract: PURPOSE: A method for processing RISC instruction and custom instruction in parallel and a configurable processor using thereof are provided to reduce the total running time of the calculation including the extended instruction. CONSTITUTION: A list information register(120) stores the list information about the extended instruction which is executed in the customized function unit. A dependency detector(110) decides the dependency of extended instruction executed in the customized function unit and the RISC(Reduced Instruction Set Computer) instruction processed in a decoder(143). The dependency detector stalls pipes(142,145) connected to the decoder.
Abstract translation: 目的：提供一种用于并行处理RISC指令和自定义指令的方法以及使用该方法的可配置处理器，以减少包括扩展指令在内的计算的总运行时间。 构成：列表信息寄存器（120）存储关于在定制功能单元中执行的扩展指令的列表信息。 依赖检测器（110）决定在定制功能单元中执行的扩展指令和在解码器（143）中处理的RISC（精简指令集计算机）指令的依赖性。 依赖检测器使与解码器连接的管道（142,145）失速。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.028 seconds)
