H셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 및 그 제조방법
    25.
    发明授权
    H셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 및 그 제조방법 有权
    具有H细胞结构和其制造方法的侧向电动记录装置

    公开(公告)号:KR101411362B1

    公开(公告)日:2014-06-27

    申请号:KR1020120080282

    申请日:2012-07-23

    Inventor: 최우영

    Abstract: 본 발명은 1층의 도전 층으로 수평방향으로 좌, 우측 주요 워드라인, 비트라인 및 제 1, 2 보조 워드라인을 형성하고 비트라인의 양단에 좌우 대칭으로 4개의 캔틸레버 전극을 일체로 형성하여 각각 좌, 우측 주요 워드라인과 제 1, 2 보조 워드라인 사이로 수평 구동할 수 있게 한 H셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 및 그 제조방법을 제공하고, 상기 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 복수 개 배열한 2개 이상의 셀 스트링을 수평 및/또는 수직으로 적층하고, 상하층의 비트라인 및 좌, 우측 주요 워드라인은 각 층의 라인 형성시 동시에 형성된 각 컨택 플러그를 통하여 수직하게 전기적으로 연결되는 H셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이를 제공한다.

    수평 구동형 전기기계 메모리 소자 및 그 제조방법
    26.
    发明公开
    수평 구동형 전기기계 메모리 소자 및 그 제조방법 有权
    横向驱动的电子存储器件及其制造方法

    公开(公告)号:KR1020140013413A

    公开(公告)日:2014-02-05

    申请号:KR1020120080278

    申请日:2012-07-23

    Inventor: 최우영

    CPC classification number: H01L41/0926 H01L27/10882

    Abstract: The present invention is to provide a laterally-actuated electromechanical memory device and a method of fabricating the same. A writing word line, a bit line, and a reading word line are formed as the first conductive layer of a first layer in a horizontal direction. A cantilever electrode is integrally formed in one side of a bit line. The laterally-actuated electromechanical memory device is driven between the writing word line and the reading word line. At least two cell strings where the laterally-actuated electromechanical memory device is arranged as a unit memory cell are stacked in a horizontal and/or vertical direction. The bit line of an upper and a lower layer is electrically and vertically connected through a contact plug while a line of each layer is formed.

    Abstract translation: 本发明提供一种横向致动的机电式存储装置及其制造方法。 写入字线,位线和读取字线形成为水平方向上的第一层的第一导电层。 悬臂电极整体形成在位线的一侧。 横向致动的机电存储器件在写入字线和读取字线之间被驱动。 横向驱动的机电存储器件被布置为单元存储单元的至少两个单元串被堆叠在水平和/或垂直方向上。 上层和下层的位线通过接触塞电连接并垂直连接,同时形成每层的一行。

    트랩을 갖는 터널링 전계효과 트랜지스터
    28.
    发明公开
    트랩을 갖는 터널링 전계효과 트랜지스터 有权
    隧道场效应晶体管

    公开(公告)号:KR1020110021042A

    公开(公告)日:2011-03-04

    申请号:KR1020090078598

    申请日:2009-08-25

    Inventor: 최우영

    CPC classification number: H01L29/7391 H01L29/7376 H01L29/7827

    Abstract: PURPOSE: A tunneling field effect transistor having the trap is provided to restrain the current leakage due to the voltage variation of a gate by forming the doping layer of low density additionally on an area to restrain the tunneling. CONSTITUTION: A filling oxide layer(10) is formed on a semiconductor substrate. A channel region(20) is formed on the filling oxide layer. A P+ domain(22) and a N+ domain(26) are formed on both sides of a semiconductor device with the channel are in-between. A gate insulating layer(40) is formed on the channel area.

    Abstract translation: 目的:提供具有陷阱的隧道场效应晶体管,以通过在区域上额外形成低密度掺杂层来限制由于栅极的电压变化引起的电流泄漏,从而限制隧道效应。 构成:在半导体衬底上形成填充氧化物层(10)。 在填充氧化物层上形成沟道区(20)。 在半导体器件的两侧形成有P +结构域(22)和N +畴(26),其中通道是中间的。 栅极绝缘层(40)形成在沟道区上。

Patent Agency Ranking