Abstract:
본 발명은 1층의 도전 층으로 수평방향으로 좌, 우측 주요 워드라인, 비트라인 및 제 1, 2 보조 워드라인을 형성하고 비트라인의 양단에 좌우 대칭으로 4개의 캔틸레버 전극을 일체로 형성하여 각각 좌, 우측 주요 워드라인과 제 1, 2 보조 워드라인 사이로 수평 구동할 수 있게 한 H셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 및 그 제조방법을 제공하고, 상기 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 복수 개 배열한 2개 이상의 셀 스트링을 수평 및/또는 수직으로 적층하고, 상하층의 비트라인 및 좌, 우측 주요 워드라인은 각 층의 라인 형성시 동시에 형성된 각 컨택 플러그를 통하여 수직하게 전기적으로 연결되는 H셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이를 제공한다.
Abstract:
The present invention is to provide a laterally-actuated electromechanical memory device and a method of fabricating the same. A writing word line, a bit line, and a reading word line are formed as the first conductive layer of a first layer in a horizontal direction. A cantilever electrode is integrally formed in one side of a bit line. The laterally-actuated electromechanical memory device is driven between the writing word line and the reading word line. At least two cell strings where the laterally-actuated electromechanical memory device is arranged as a unit memory cell are stacked in a horizontal and/or vertical direction. The bit line of an upper and a lower layer is electrically and vertically connected through a contact plug while a line of each layer is formed.
Abstract:
PURPOSE: A tunneling field effect transistor having the trap is provided to restrain the current leakage due to the voltage variation of a gate by forming the doping layer of low density additionally on an area to restrain the tunneling. CONSTITUTION: A filling oxide layer(10) is formed on a semiconductor substrate. A channel region(20) is formed on the filling oxide layer. A P+ domain(22) and a N+ domain(26) are formed on both sides of a semiconductor device with the channel are in-between. A gate insulating layer(40) is formed on the channel area.