公开(公告)号：KR1020080017904A

公开(公告)日：2008-02-27

申请号：KR1020060079717

申请日：2006-08-23

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성 ,  이현주

IPC: H01L27/105

CPC classification number: H01L21/02197 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/02356 ,  H01L21/3141 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31691 ,  H01L28/55

Abstract: A dielectric film, a manufacturing method thereof and a semiconductor capacitor having the same are provided to obtain large capacitance by using a stacked structure of a ferroelectric layer and a paraelectric layer as the dielectric film of the semiconductor capacitor. A semiconductor capacitor(150) includes a bottom electrode(120), a dielectric film(130), and a top electrode(140), which are sequentially disposed on a semiconductor substrate(100). A transistor and an insulator are interposed between the semiconductor substrate and the lower electrode. An insulator is provided for electrically insulating the transistor from the semiconductor capacitor. An adhesive layer(110) is interposed between the insulator and the lower electrode to increase adhesion between the insulator and the semiconductor capacitor. A dielectric film(130) has a stacked structure of a ferroelectric layer(135) and a paraelectric layer(137) which are sequentially stacked on the lower electrode 120.

Abstract translation: 提供介电膜，其制造方法和具有该电介质的半导体电容器以通过使用铁电层和顺电层的叠层结构作为半导体电容器的电介质膜来获得大的电容。 半导体电容器（150）包括依次设置在半导体衬底（100）上的底电极（120），电介质膜（130）和顶电极（140）。 晶体管和绝缘体插入在半导体衬底和下电极之间。 提供了一种绝缘体，用于将晶体管与半导体电容器电绝缘。 在绝缘体和下电极之间插入粘合剂层（110），以增加绝缘体和半导体电容器之间的粘附性。 电介质膜（130）具有依次堆叠在下电极120上的铁电层（135）和顺电层（137）的层叠结构。

公开(公告)号：KR1020070040714A

公开(公告)日：2007-04-17

申请号：KR1020060076617

申请日：2006-08-14

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/75 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/0228 ,  H01L28/65

Abstract: 본 발명은 간단한 구조를 가진 물질이면서 높은 유전율을 가진 TiO
2 유전막을 이용하는 반도체 소자의 커패시터 및 저온 공정이 가능한 그 제조 방법을 제공한다. 본 발명에 따른 반도체 소자의 커패시터는 반도체 기판에 형성된 Ru 하부전극, Ru 하부전극이 산화되어 형성된 것으로 루타일(rutile) 결정 구조를 갖는 RuO
2 전처리막, RuO
2 전처리막의 결정 구조를 따라 루타일 결정 구조로 형성되고 불순물로 도핑된 TiO
2 유전막, 및 TiO
2 유전막 상에 형성된 상부전극을 포함한다. 본 발명에 따른 반도체 소자의 커패시터 제조방법에 따르면, 반도체 기판에 Ru 하부전극을 형성한 다음, Ru 하부전극 표면을 산화시켜 루타일 결정 구조를 갖는 RuO
2
전처리막을 형성한다. RuO
2 전처리막 상에 RuO
2 전처리막의 결정 구조를 따라 루타일 결정 구조로 TiO
2 유전막을 형성하면서 TiO
2 유전막에 불순물을 도핑한다. 그런 다음, TiO
2 유전막 상에 상부전극을 형성한다.

公开(公告)号：KR1020060079455A

公开(公告)日：2006-07-06

申请号：KR1020040117658

申请日：2004-12-31

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황철성

IPC: H01L27/115

CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1666

Abstract: 가변 저항 구조물 및 이를 포함하는 상변화 메모리 장치가 개시된다. 하부 전극을 형성한 후, 하부 전극 상에 하부, 하부 보다 작은 면적을 갖는 중앙부 및 하부와 실질적으로 동일한 면적을 갖는 상부를 포함하는 가변 저항 부재를 형성한다. 가변 저항 부재 상에는 상부 전극이 형성된다. 중앙부가 상부 및 하부에 비하여 작은 면적을 갖는 가변저항 부재의 구조를 개선함으로써, 상변화 영역이 하부 전극으로부터 이격되어 가변 저항 부재의 중앙부를 중심으로 형성된다. 반복적인 상변화 과정에서도 상변화에 기인하는 가변 저항 부재의 부피 변화의 의한 응력이 하부 전극에 집중되는 현상을 방지하여 가변 저항 구조물의 신뢰성을 향상시킬 수 있다. 또한, 상변화에 요구되는 열이 하부 전극과 가변 저항 부재의 계면으로부터 이격되어 가변 저항 부재의 중앙부에서 발생하기 때문에, 이러한 열에 의하여 하부 전극의 구성 원자들이 가변 저항 부재 내로 확산되어 가변 저항 부재의 비저항이 변화하는 현상을 방지할 수 있다. 더욱이, 가변 저항 부재의 중앙부에서만 열이 발생하기 때문에 종래의 상변화 메모리 장치가 갖는 높은 상전이 전류를 감소시킬 수 있다.