-
公开(公告)号：KR1020110009398A
公开(公告)日：2011-01-28
申请号：KR1020090066781
申请日：2009-07-22
Applicant: 전자부품연구원
CPC classification number: H04L1/006 , H04L1/004 , H04L1/0083 , H04L1/1864 , H04L1/1896 , H04L9/0816 , H04L29/06013
Abstract: PURPOSE: A framing method having a security optional function in wireless network for a human body implantable medical device is provided to reduce data transmission/reception amount. CONSTITUTION: A PHY header part includes information for accomplishing synchronization with a receiver, information for informing the beginning of a frame and information for showing the disk data size of frame. A MAC header part includes information about indicating the kind of the frame, information about showing the amount of use, flag information and information about showing the size of a data block. The flag information is the information for compartmentalizing a payload part into a plurality of data blocks of the same size.
Abstract translation: 目的：提供一种在人体可植入医疗设备的无线网络中具有安全可选功能的成帧方法，以减少数据发送/接收量。 构成：PHY头部分包括用于实现与接收器同步的信息，用于通知帧的开始的信息和用于显示帧的磁盘数据大小的信息。 MAC头部分包括关于指示帧的种类的信息，关于显示使用量的信息，标志信息和关于显示数据块的大小的信息。 标志信息是用于将有效载荷部分划分成多个相同大小的数据块的信息。
-
22.发明授权ＳｏＣ 코아로직의 천이 지연 고장 테스트를 지원하는ＩＥＥＥ 1500 래퍼 셀 및 이를 이용한 테스트 방법 失效用于支持SoC核心逻辑的转换延迟故障的IEEE 1500封装单元以及使用封装单元的测试方法
公开(公告)号：KR100851524B1
公开(公告)日：2008-08-11
申请号：KR1020060137404
申请日：2006-12-29
Applicant: 전자부품연구원
IPC: G01R31/28
Abstract: 본 발명은 SoC 코아로직의 천이 지연 고장을 테스트하기 위하여 코아로직의 입력 또는 출력 포트에 연결되는 래퍼 셀에 있어서,제1 멀티플렉서와, 상기 제1 멀티플렉서로부터 출력된 데이터를 입력받아, 후속하여 연결된 다른 래퍼 셀의 제1 멀티플렉서로 출력하는 제1 플립플롭과, 상기 제1 플립플롭의 출력과 CFI(Core Function Input) 데이터 중 어느 하나를 선택하여 출력하는 제2 멀티플렉서와, 상기 제2 멀티플렉서로부터 출력된 데이터를 입력받아 출력하는 제2 플립플롭 및 상기 제2 플립플롭의 출력과 상기 CFI 데이터 중 어느 하나를 선택하여 CFO(Core Function Output) 데이터로 출력하는 제3 멀티플렉서를 포함하되, 상기 제1 멀티플렉서는 상기 제2 플립플롭의 출력과 CTI(Core Test Input) 데이터 중 어느 하나를 선택하여 출력하는 SoC 코아로직의 천이 지연 고장 테스트용 레퍼 셀을 제공한다.
SoC, 코아로직, 래퍼 셀, 천이 지연 고장, 테스트-
23.发明授权4 Ｘ ＰＣＩ―ＥＸＰＲＥＳＳ 프레임 변환 모듈 및 이를이용한 ＰＣＩ―ＥＸＰＲＥＳＳ 프레임 변환 장치 失效用于PCI-EXPRESS和4X FRAMER-DEFRAMER器件的4X FRAMER-DEFRAMER模块
公开(公告)号：KR100846352B1
公开(公告)日：2008-07-15
申请号：KR1020060136303
申请日：2006-12-28
Applicant: 전자부품연구원
CPC classification number: G06F13/4221
Abstract: 본 발명은 프레이밍을 위한 4X PCI-EXPRESS 프레임 변환 모듈로서, 32 비트 데이터 입력 신호를 수신하는 프레이밍 입력 데이터 수신부와, 상기 32 비트 데이터 입력 신호를 쉬프트하여 24 비트 쉬프트 신호와 상기 32 비트 데이터 입력 신호의 LSB(Least Significant Byte)인 8 비트 쉬프트-아웃 신호를 출력하는 쉬프트 수행부와, 8비트 쉬프트-인 신호를 입력받아 MSB(Most Significant Byte)로 지정하고 상기 쉬프트 수행부의 상기 24 비트 쉬프트 신호를 추가하여 32비트 프레이밍 기초 신호를 생성하는 프레이밍 기초 신호 생성부와, 상기 프레이밍 기초 신호에 대해서 구분자 또는 패드 신호의 삽입을 제어하는 프레이밍 제어 신호를 생성하는 프레이밍 제어부와, 상기 프레이밍 제어 신호를 기초로 상기 프레이밍 기초 신호를 연산하여 32비트 PCI-EXPRESS 프레임 포맷 신호로 출력하는 프레이밍 데이터 출력부를 포함하는 4X PCI-EXPRESS 프레임 변환 모듈에 관한 것이다.
본 발명에 따르면, 고속의 데이터 처리를 위한 PCI-Express에서 구분자 및 PAD 처리 뿐만 아니라 4X 프레임 변환 및 프레임 포맷 구성 및 해체를 위한 배열/역배열(Arrangement /Rearrangement)을 수행하여 재구성 및 확장이 용이하도록 구성되며 예컨대 파이프라인 형태로 구성하여 32X로 확장 구성하였을 경우에도 250 MHz 클럭을 사용하여 지연 없이 동작 가능하다.
PCI-Express, 프레이머, 디프레이머, 배열/역배열, 구분자, 확장, 재구성-
24.发明公开ＳｏＣ 코아로직의 천이 지연 고장 테스트를 지원하는ＩＥＥＥ 1500 래퍼 셀 및 이를 이용한 테스트 방법 失效用于支持SOC核心逻辑的转换延迟故障的IEEE 1500 WRAPPER CELL和使用封装单元的测试方法
公开(公告)号：KR1020080062082A
公开(公告)日：2008-07-03
申请号：KR1020060137404
申请日：2006-12-29
Applicant: 전자부품연구원
IPC: G01R31/28
CPC classification number: G01R31/31725 , G01R31/318552 , G06F15/7807
Abstract: An IEEE 1500 wrapper cell for supporting a transition delay fault test of an SOC(System On Chip) core logic and a test method using the same are provided to efficiently perform a transition delay fault test in a small overhead area within a short test time by controlling the IEEE 1500 wrapper cell by an IEEE 1149.1 TAP controller. An IEEE 1500 wrapper cell for supporting a transition delay fault test of an SOC core logic includes a first flip-flop(FF1), a second flip-flop(FF2), a first multiplexer(M1), a second multiplexer(M2), and a third multiplexer(M3). The wrapper cell is coupled to input and output ports of the SOC core logic. The first multiplexer selects one of CTI(Core Test Input) data and the data of the second flip-flop. The second multiplexer selects one of CFI(Core Function Input) data and the data of the first flip-flop. The third multiplexer selects one of a CFI signal and the data of the second flip-flop. The first flip-flop receives the data from the first multiplexer, and outputs the data to a first multiplexer of another wrapper cell and the second multiplexer. The second flip-flop receives the data from the second multiplexer, and outputs the data to the third and first multiplexers.
Abstract translation: 提供用于支持SOC（片上系统）核心逻辑的转换延迟故障测试的IEEE 1500封装单元和使用其的测试方法，以在短的测试时间内在小的开销区域中有效地执行转换延迟故障测试， 通过IEEE 1149.1 TAP控制器控制IEEE 1500封装单元。 用于支持SOC核心逻辑的转换延迟故障测试的IEEE 1500封装单元包括第一触发器（FF1），第二触发器（FF2），第一多路复用器（M1），第二多路复用器（M2） 和第三多路复用器（M3）。 封装单元耦合到SOC核心逻辑的输入和输出端口。 第一个复用器选择CTI（核心测试输入）数据和第二个触发器的数据之一。 第二个复用器选择CFI（核心功能输入）数据和第一个触发器的数据之一。 第三复用器选择CFI信号和第二触发器的数据中的一个。 第一触发器接收来自第一多路复用器的数据，并将数据输出到另一包装单元和第二多路复用器的第一多路复用器。 第二触发器从第二多路复用器接收数据，并将数据输出到第三和第一多路复用器。
-
公开(公告)号：KR100757264B1
公开(公告)日：2007-09-11
申请号：KR1020050133448
申请日：2005-12-29
Applicant: 전자부품연구원
IPC: G01R31/28
CPC classification number: G01R31/31725 , G01R31/31855
Abstract: 본 발명은 IIEEE 1491.1 규격을 사용하여 경계 스캔 셀(Boundary Scan Cell, BSC) 사이의 연결선 지연 고장(IDFT)을 테스트하는 제어 신호를 발생하는 연결선 지연 고장 테스트 제어기로서, IEEE 1491.1 규격의 데이터 레지스터 쉬프트 신호(ShiftDR)와 데이터 레지스터 갱신 신호(UpdateDR)와 데이터 레지스터 클럭 신호(ClockDR)를 입력받는 신호 입력부와, 상기 신호 입력부에서 입력받은 상기 신호들에 대해서 시스템 클럭(SysCLK)을 기초로 상기 경계 스캔 셀 내에서 1 시스템 클럭 구간 내에서 갱신(Update)과 캡쳐(Capture)가 수행되도록 갱신 신호(UpDR)와 캡쳐 신호(CapDR)를 생성하는 신호 생성부를 포함하는 연결선 지연 고장 테스트 제어기에 관한 것이다.
본 발명에 따르면, IEEE 1149.1 기반의 보드 상의 연결선 뿐만 아니라, SoC내의 IEEE P1500 랩드(Wrapped) 코어 사이의 연결선 지연 고장 테스트를 1 시스템 클럭 또는 코어 클럭 구간 내에서 갱신과 캡쳐를 수행하도록 구성할 수 있으며, 또한 시스템 클럭 또는 코어 클럭이 다수개 있는 경우에도 각 시스템 클럭 또는 코어 클럭에 대응하여 한 번의 테스트 사이클에 서로 다른 시스템 클럭 또는 코어 클럭을 사용하는 여러 연결선의 지연 고장 테스트를 동시에 수행할 수 있다.
IEEE 1149.1, JTAG, IEEE P1500, 연결선 지연 고장 테스트(IDFT), 갱신, 캡 쳐, 코어, 데이터 레지스터 쉬프트 신호(ShiftDR), 데이터 레지스터 갱신 신호(UpdateDR), 데이터 레지스터 클럭 신호(ClockDR), 시스템 클럭(SysCLK), 코어 클럭(CoreCLK)-
Patent Agency Ranking26.发明授权
公开(公告)号：KR100578721B1
公开(公告)日：2006-05-12
申请号：KR1020040104027
申请日：2004-12-10
Applicant: 전자부품연구원
Abstract: 본 발명은 XOR 논리를 이용한 n(n은 2 이상의 자연수) 비트 순환 중복 검사(CRC) 데이터 생성 방법으로서, (a) 1이상 n 이하의 값을 가지는 변수 i, j에 대하여, 종래 CRC 생성을 위한 선형 피드백 쉬프트 레지스터(LFSR)의 i번째 레지스터 Fi 값을 Xj(Xj는 입력 데이터의 j번째 비트인 Dj와 상기 CRC 데이터의 j번째 비트의 초기값 Cj의 XOR 논리 연산값임)의 XOR 연산값으로 표시하여, n×n 행렬
를 g
ij 는 상기 Fi가 Xj의 XOR 연산을 통하여 생성되는 경우 '1'이고 그렇지 않은 경우는 '0'으로 정의되도록 생성하는 단계와, (b) 행렬 G에 대해서 '1'의 개수가 가장 많은 열을 검색하여 이 열을 A열로 설정하는 단계와, (c) A열과 행렬 G의 나머지 다른 모든 열을 비교하여 그 중 A열과 공통으로 '1'을 포함하고 있는 같은 행의 개수가 가장 많은 열을 검색하여 이 열을 B열로 설정하는 단계와, (d) A열과 B열에서 같은 행에 공통으로 포함되어 있는 '1'을 A열 및 B 열 모두에서 '0'으로 변경하여 행렬 G를 다시 저장하는 단계와, (e) B열의 '1'의 개수가 0인지 검사하여 0이면 종료하고 0이 아니면 그렇지 않은 경우 B열의 '1'의 개수가 0이 될 때까지 단계 (b) 내지 단계 (d)를 반복하는 단계를 포함하는 XOR 논리를 이용한 n 비트 순환 중복 검사 데이터 생성 방법에 관한 것이다.
본 발명에 따르면, 입력 데이터와 CRC 내부 신호를 두 개 단위로 그룹화하여 각 플립플롭의 결과를 위한 XOR 게이트의 개수를 최소화하며 논리레벨을 줄여줌으로써 고속 데이터 시스템의 CRC 계산시 적은 면적으로 고속의 계산이 가능하도록 하고, 이로써 고속의 데이터 통신 시스템에서 수신 데이터 오류 검출 방법에 유용하게 사용될 수 있다.
CRC, 병렬, XOR 논리, 유사코드, 논리 레벨, 도달 시간, 셀 면적Abstract translation: 本发明为n（n是2或更大的自然数）位的循环冗余校验（CRC）使用异或逻辑数据生成方法中，（a）1个或多个相对于该变量i，j具有n或更小的值，对于常规CRC生成 通过执行XJ的XOR操作值（X 1为了Dj的XOR逻辑运算¹和输入数据的CRC数据的第j位的初始值Cj的第j位）显示线性反馈移位寄存器（LFSR）的第i个寄存器连接值 N＆times; n矩阵
-
公开(公告)号：KR100285195B1
公开(公告)日：2001-04-02
申请号：KR1019940008571
申请日：1994-04-22
Applicant: 전자부품연구원
IPC: G06F1/26
Abstract: 본 발명은 모뎀의 출력 신호에 의해 원격으로 온/오프(ON/OFF)될 수 있는 컴퓨터의 전원공급장치에 관한 것이다. 이를 위한 본 발명에 따른 컴퓨터의 전원공급장치는, 모뎀을 구비하며, 전원을 온/오프하는 외부 수동 전원스위치가 부착된 컴퓨터의 전원공급장치에 있어서, 상기 모뎀에서 출력되는 신호를 입력받아 그 입력 신호에 따라 상기 컴퓨터의 전원공급장치를 온/오프하는 신호를 출력하는 모뎀 신호검출부와, 상기 모뎀 신호검출부에서 출력되는 신호와 상기 수동 전원스위치에서 출력되는 신호를 각각 입력받아 상기 신호들에 따라 상기 전원공급장치를 실질적으로 온/오프하는 신호결합부를 구비하고 있어, 모뎀이 구비된 컴퓨터사이에서 컴퓨터 통신을 통해 원격으로 그 전원의 온/오프가 가능하기 때문에 컴퓨터의 편리성을 향상시킬 수 있다.
-
公开(公告)号：KR1020170130178A
公开(公告)日：2017-11-28
申请号：KR1020160060908
申请日：2016-05-18
Applicant: 전자부품연구원
IPC: G06F17/30
CPC classification number: G06F17/30 , G06F17/40 , G06F17/30545 , G06F17/30194 , G06F17/30318 , G06F17/30595
Abstract: 분산환경기반빅데이터실시간분석을위한인-메모리 DB 연결지원형스케줄링방법및 시스템이제공된다. 본발명의실시예에따른데이터처리방법은, 분산시스템을이용하여분산환경기반으로데이터를분석하고, 분산환경을기초로분산시스템을구성하는분산 DB의구조를동적으로변경한다. 이에의해, 샤드들의개수를동적으로관리하여분산환경에적응적으로동시성확보가가능해지고, TMO 기반의스케줄링을통해실시간성확보가가능하여, 궁극적으로빅데이터분석속도/효율을향상시킬수 있게된다.
-
公开(公告)号：KR1020160027405A
公开(公告)日：2016-03-10
申请号：KR1020140114016
申请日：2014-08-29
Applicant: 전자부품연구원
CPC classification number: H04L67/1006
Abstract: 개선된이중화기법을이용한서버/스토리지관리시스템및 방법이제공된다. 본발명의실시예에따른관리시스템은, 복수개의장비들을직접관리하는액티브가상머신, 액티브가상머신에장애가발생된경우액티브가상머신을대신하여복수개의장비들을관리하는패시브가상머신및 액티브가상머신과패시브가상머신의기능을보조하는스패어가상머신을포함한다. 이에의해, 각기다른역할을하는가상머신들로서버/스토리지를다양한기법에따라관리할수 있어, 많은서버/스토리지들을효율적으로관리할수 있게된다.
Abstract translation: 提供了使用高级复制方案的服务器/存储管理系统和方法。 根据本发明实施例的管理系统包括：主动虚拟机，用于直接管理多个设备; 如果主动虚拟机发生故障，则用于管理多个设备而不是主动虚拟机的被动虚拟机; 以及用于辅助主动虚拟机和被动虚拟机的功能的备用虚拟机。 因此，可以有效地管理许多服务器/存储器，因为可以使用执行不同角色的虚拟机根据各种技术来管理服务器/存储器。
-
公开(公告)号：KR101511543B1
公开(公告)日：2015-04-13
申请号：KR1020130116226
申请日：2013-09-30
Applicant: 전자부품연구원
Abstract: 수술환경통합관리방법및 시스템이제공된다. 본발명의실시예에따른의료환경관리방법은, 각기다른위치에서주변의료기기에의해배출되는방사능량을측정하고, 의료진의위치를파악하여, 의료진의방사능피폭량을예측한다. 이에의해, 궁극적으로의료진의건강관리와의료환경개선에이용할수 있게된다.
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.025 seconds)
