公开(公告)号：KR102161577B1

公开(公告)日：2020-10-05

申请号：KR1020190063781

申请日：2019-05-30

Applicant: 서울대학교산학협력단

Inventor： 윤병동 ,  박정호 ,  김윤한 ,  나규민

IPC: G01M13/02 ,  G01H1/00 ,  G01M7/02 ,  G06F17/10

公开(公告)号：KR102077298B1

公开(公告)日：2020-02-13

申请号：KR1020180114952

申请日：2018-09-27

Applicant: 서울대학교산학협력단

Inventor： 윤병동 ,  박정호 ,  김윤한 ,  나규민

IPC: G01M13/02 ,  G01H17/00 ,  G06F17/14

公开(公告)号：KR101192423B1

公开(公告)日：2012-10-18

申请号：KR1020100134895

申请日：2010-12-24

Applicant: 서울대학교산학협력단

Inventor： 이재진 ,  장춘기 ,  박정호

IPC: G06F9/46 ,  G06F9/38

Abstract: 많은 수의 프로세싱 코어가 집적된 CMP(chip multi-processor)에 적용가능한 메모리 관리 장치 및 이러한 메모리 관리 장치가 적용된 멀티코어 시스템이 제공된다. 본 발명의 일 양상에 의하면, 멀티코어 시스템의 각 코어는 캐시와 로컬 스토어를 갖는다. 캐시는 데이터 일관성을 지원하지 아니하고 로컬 스토어는 데이터 일관성을 지원한다. 각 코어는 캐시 또는 로컬 스토어를 통해 메모리 블록에 페이지 단위로 접근하는데, 해당 페이지의 페이지 디스크립터에는 그 페이지가 캐시로 로드되어야 하는지 또는 로컬 스토어로 로드되어야 하는지를 나타내는 필드가 있다. 이에 따라 페이지는 일관성 보장의 필요성에 따라 캐시 또는 로컬 스토어로 선택적으로 로드되고 해당 페이지의 페이지 디스크립터가 수정된다.

公开(公告)号：KR102026065B1

公开(公告)日：2019-09-27

申请号：KR1020180060479

申请日：2018-05-28

Applicant: 서울대학교산학협력단

Inventor： 윤병동 ,  박정호 ,  하종문 ,  김윤한 ,  나규민

IPC: G01M13/02 ,  G01H17/00 ,  G01D5/12 ,  G01D21/02

公开(公告)号：KR101561507B1

公开(公告)日：2015-10-22

申请号：KR1020140005353

申请日：2014-01-16

Applicant: 서울대학교산학협력단

Inventor： 이재진 ,  박정호

IPC: G06F9/455 ,  G06F9/38

Abstract: 본발명의일 실시예는매니코어를시뮬레이션하는시스템및 방법에관한것이다. 이러한본 발명의일 실시예는, 분산된클러스터환경의풍부한컴퓨팅파워를활용하여매니코어시스템을시뮬레이션하기위한시뮬레이션요소를분산하고병렬화함으로써, 매니코어시스템에대한시뮬레이션속도와정확성모두를향상시킬수 있다.

公开(公告)号：KR1020120072952A

公开(公告)日：2012-07-04

申请号：KR1020100134895

申请日：2010-12-24

Applicant: 서울대학교산학협력단

Inventor： 이재진 ,  장춘기 ,  박정호

IPC: G06F9/46 ,  G06F9/38

CPC classification number: G06F9/5016 ,  G06F9/468

Abstract: PURPOSE: A multi-core system and a memory management device thereof are provided to reduce unnecessary network traffic and simplify a system structure by selectively loading a page which is accessed by a processor on a cache. CONSTITUTION: A first TLB(Translation Lookaside Buffer) exception processor(211) duplicates a page descriptor having a loading location determining field to a TLB of a first processor. The TLB indicates a page which the first processor accesses and indicates wether the page is loaded to a cache of the first processor from a memory area. If the page is a write-shared page, a second TLB exception processor(212) transfers an interrupt message to the second processor.

Abstract translation: 目的：提供一种多核系统及其存储器管理装置，以通过有选择地将由处理器访问的页面加载到高速缓存上来减少不必要的网络流量并简化系统结构。 构成：第一TLB（翻译后备缓冲器）异常处理器（211）将具有加载位置确定字段的页描述符复制到第一处理器的TLB。 TLB指示第一处理器访问的页面，并且指示页面从存储区域加载到第一处理器的高速缓存。 如果页面是写共享页面，则第二TLB异常处理器（212）将中断消息传送到第二处理器。