Abstract:
A butterfly device and an FFT system using the same are provided to perform FFT for various pointers through a radix butterfly operation having a variable value, and save a cost and improve processing speed in performing the FFT. The first butterfly part(110) performs the first radix butterfly operation for input data. The first multiplexer(152) receives/selectively outputs the input data and an output value of the first butterfly part. The second butterfly part(120) performs the second radix butterfly operation for the output value of the first butterfly part. The second multiplexer(154) receives/selectively outputs the output value of the first and second butterfly part. A multiplication constant part stores the first, second, and third multiplication constant, and provides at least one multiplication constants. A multiplier(150) multiplies the multiplication constant by the output value received from the second multiplexer. The third multiplexer(156) receives/selectively outputs the input value and the output value of the multiplier. A controller(140) controls each component.
Abstract:
An apparatus and a method for detecting failures and sensing changes of a state in a base station board are provided to enable a failure processing program to be operated by generating an interrupt through hardware only when the failures occur or the changes of states occur, thereby efficiently processing the failure and changes of the states. An apparatus for detecting failures and sensing changes of a state in a base station board comprises the followings: the first state storing register(110); the second state storing register(120); a state change storing register(130) which compares two values each stored in the first and second state storing registers(100,120), and stores a change signal corresponding to the comparison result; an interrupt generator(140) for generating an interrupt signal when changes of the board state are sensed based on the board state change signal stored in the state change storing register(130); and a program performer which is operated according to the interrupt signal outputted from the interrupt generator(140), and processes state changes generated in the base station board.
Abstract:
An apparatus and a method for AES(Advanced Encryption Standard) encryption in a mobile device are provided to reduce power consumption and enhance a degree of integration by simplifying a composition of hardware. An integrated block(320) performs an operation by using a look-up table. A shift row block(420) moves rows of a data matrix outputted from the integrated block. A mix column block(430) changes linearly the data processed by the shift row block. A first MUX(440) receives selectively the data to be transmitted to the shift row block, the mix column block, or a data input unit. A key management unit(470) receives selectively a round key and shifts the stored round key to the integrated block. A second MUX(310) transfers selectively the encryption data or the round key to the integrated block. A round key processing block(450) receives selectively the data and the round key from the first MUX and the key management unit and performs an encryption key operation.
Abstract:
본 발명은 전달 신호의 잡음 제거가 용이한 신호 전달 장치에 관한 것이다. 본 발명은 고속 전자 회로에서 디지털신호가 전자 부품 실장 보드 내부의 부품간에 또는 전자부품 실장 보드간에 전달될 때 잡음의 영향으로 인한 지터의 발생이 커지지 않도록 하기 위한 것이다. 이를 위하여, 신호를 수신하여 증폭하는 차동 증폭 비교부와, 잡음의 영향을 줄이기 위해 히스테리시스 특성을 만들어주는 정궤환부를 포함한다. 또한 신호의 전달 방법으로 차동신호 방식을 사용치 않기 때문에 차동신호 방식보다 신호선이 적어서 취급이 간단하면서도 용이하게 잡음을 제거할 수 있다. 잡음제거, 신호전달, 히스테리시스, PLL
Abstract:
본 발명은, 다수의 가입자가 가입자에 따른 요구에 맞도록 고속 데이터 전송이 가능한 무선인터넷시스템의 MAC계층 구성장치를 제공한다. 본 발명의 하나의 특징에 따른 MAC계층 구성장치는 무선 인터넷 시스템에서 상위 계층과 물리계층 사이의 MAC 계층을 구성하는 장치이다. MAC계층 구성장치는 빠른응답기능, 블록반복기능블록, 시간조정기능블록 및 관리기능블록을 포함한다. 빠른응답기능블록은 상위 계층과 인터페이스되고, 상위 계층으로부터 전달된 제어 메시지에 기초하여 프레임 데이터를 물리계층에서 필요한 정보로 변환시켜 준다. 반복기능블록은 프레임 데이터에 대한 오류 정정 코드의 삽입 및 확인을 수행하며, 송수신된 프레임 데이터에 대해 암호화 및 복호화를 수행한다. 시간조정기능블록은 물리계층과 인터페이스되고, 물리계층과 동기를 맞추어 물리계층이 요구하는 시점에 프레임 데이터와 제어 메시지를 전송한다. 관리기능블록은 상위 계층과 인터페이스되며, 빠른응답기능블록, 반복기능블록 및 시간조정기능블록의 상태를 관찰하고 이상 상태에 대한 정보를 취합하여 상위 계층에 전달한다. MAC, 무선인터넷, 상향링크, 하향링크
Abstract:
본 발명은 이더넷 스위치 보드의 이더넷 포트 이중화 제어에 관한 것이다. 외부 인터페이스로 여러 개의 이더넷 포트를 갖추고 내부에서 이더넷 포트들 간에 스위칭 기능을 수행하는 이더넷 스위치 보드는 신뢰성 향상을 위해 이중화 시스템으로 구현할 수 있다. 이때 본 발명은 이중화 이더넷 스위치 보드 간 백보드를 통해 물리적으로 함께 연결된 이더넷 포트들간에 충돌을 방지하기 위한 이더넷 스위치 보드 사이에 액티브/스탠바이 결정 및 이더넷 포트간 신속한 이중화 절체를 포함한 이중화 제어 기능을 제안하는 것으로 자신의 상태 레지스트값과 백 보드를 통해 전달되는 상대 보드의 상태 레지스트값을 읽어 소프트웨어 개입없이 즉시 이중화 제어 모듈이 이더넷 물리 디바이스 연결을 담당하는 아날로그 스위치를 하드웨어적으로 제어함으로써 신속한 절체가 이루어져 최소한의 데이터 손실만 발생하도록 했다. 채널 이중화, 아날로그스위치, 이더넷
Abstract:
PURPOSE: A device for realizing dual Ethernet channels by using a single MAC engine is provided to independently operate two Ethernet channels by selectively controlling two switches as sharing an MAC engine, a physical device, and a control program, thereby reducing hardware and software consumption. CONSTITUTION: An MAC engine(10) analyzes a header of a signal, and determines a transmission path. A physical device(20) converts inputted data through a physical conversion of the data. The first and second analog switches(31,32) are commonly connected to a transceiving terminal of the physical device(20). The first and second transformers(51,52) are connected to the first and second analog switches(31,32) and the first and second Ethernet ports(P1,P2), respectively. A switch selector(40) drives the first and second analog switches(31,32). A CPU(60) controls an operation of the switch selector(40).
Abstract:
PURPOSE: A clock group monitoring and selecting circuit is provided to simultaneously receive two clock groups from external clock boards, and to monitor whether the two clock groups are normal, then to supply a normal clock group to a modem, thereby stabilizing clocks distributed to the system modem. CONSTITUTION: The first and second clock receivers(110,120) receive the first and second clock groups consisting of many clocks from external clock boards. The first and second clock monitors(210,220) check states of the received first and second clock groups, respectively, and output result signals. A clock selector(300) selects the received first and second clock groups according to outputted state monitor information of the first and second clock groups, and outputs the selected clock groups. The first and second clock monitors(210,220) include retriggerable monostable multi-vibrators as many as the number of clocks included in the first and second clock groups. The retriggerable monostable multi-vibrators monitor the clock groups, and generate high-level signals if the clock groups are not inputted, then generate low-level signals if the groups are inputted.