Abstract:
본 발명은 MAC 연산을 포함하는 연산 장치, 이를 이용한 DSP 구조 및 필터링 방법에 관한 것으로서, 특히 본 발명의 MAC 연산을 포함하는 연산 장치는 n 비트 데이터를 하나 이상 저장하는 제1 및 제2 레지스터, 2n 비트 데이터를 하나 이상 저장하는 제3 레지스터, 제1 입력단은 상기 제1 레지스터와 연결되고 제2 입력단은 상기 제2 또는 제3 레지스터와 연결되며, 제1 입력단의 입력값과 제2 입력단의 입력값을 곱셈 연산하는 곱셈기 및 제1 입력단은 상기 곱셈기의 출력단과 연결되고 제2 입력단은 출력단과 귀환 연결되며, 제1 입력단의 입력값과 제2 입력단의 입력값을 합하고, 상기 출력단은 상기 제3 레지스터로 연결되는 산술논리연산기(ALU)를 포함한다.
Abstract:
Disclosed are an apparatus and a method for providing recompression of a video, capable of recompressing and transmitting flags of data associated with neighboring data in a video block and an original video by a simple logic. To this end, the apparatus for providing recompression of a video includes: a recompressing unit recompressing a compressed video frame based on information obtained by comparing a selected block selected from the compressed video frame with an adjacent block adjacent to the selected block; and a frame memory controlling unit storing the recompressed video frame in a frame memory. Therefore, hardware volume may be decreased while original video data are maintained.
Abstract:
Disclosed is a method of predicting an intra mode for an effective H.264/AVC encoding. The method of predicting an intra mode for an effective H.264/AVC encoding according to the present invention includes the steps of: obtaining difference values by using 4x4 candidate prediction modes; assigning priorities to each of a DC candidate prediction mode and the 4x4 candidate prediction modes, selecting four 4x4 candidate prediction modes from the DC candidate prediction mode and the 4x4 candidate prediction modes according to the priorities, and choosing 4x4 intra prediction modes by using the four 4x4 candidate prediction modes; and assigning intensity to each of 16x16 candidate prediction modes by using the 4x4 candidate prediction modes, selecting two 16x16 candidate prediction modes from the 16x16 candidate prediction modes according to the intensity, and choosing 16x16 intra prediction modes by using the two 16x16 candidate prediction modes.
Abstract:
본 발명은 대수 코드북 검색을 위한 어드레스 생성기에 관한 것으로, 그 장치는 상관관계 매트릭스의 크기와 가로값을 곱하는 곱셈기 상기 상관관계 매트릭스의 세로값과 오프셋 어드레스를 합하는 제1 덧셈기 및 상기 곱셈기와 상기 제1덧셈기의 계산 결과를 합하여 대수 코드북 검색을 위한 어드레스를 생성하는 제2 덧셈기를 포함하여 구성되며, 대수 코드북 검색을 위한 어드레스 계산시 필요한 계산량을 감소시켜 준다. 대수 코드북 검색, 어드레스 생성기, 어드레스 계산
Abstract:
PURPOSE: A voice decoder and a method thereof for decoding a voice frame are provided to decode a voice frame which is partitioned according to a waveform interpolation decoding method. CONSTITUTION: A pre-processor generates a parameter of a current voice frame through a parameter of a previous voice frame. A decoding unit decodes a voice frame through a parameter of the current voice frame generated from the pre-processor. The pre-processor includes an REW(Rapidly Evolving Waveform) information generating unit(610), an SEW(Slowly Evolving Waveform) information generating unit(620), and a CW information generating unit(630). The CW information generating unit combines generated information. The CW information generating unit generates the CW information of the previous voice frame.
Abstract:
PURPOSE: An operating apparatus including MAC(Multiplication and Accumulation) operation and DSP(Digital Signal Processor) structure and filtering method thereof are provided to reduce the resource consumption of the DSP and enhance the whole operation ability by performing the MAC operation having the two times precision. CONSTITUTION: A first and second register(110,120) stores the n-bit data. A third register(130) stores 2n- bit data. A multiplier(140) receives the data of the first register through a first input node and receives the data of the second and third register through a second input node. The multiplier multiplies the received data from the first and second input node. An ALU(Arithmetic Logic Unit)(150) receives the operation value of the multiplier through the first input node, adds the received values from the first and second input node, and transfers the added value to the third register. The operation value of the ALU is transferred to the second input node of the ALU.
Abstract:
1. 청구범위에 기재된 발명이 속한 기술분야 본 발명은 디지털신호처리프로세서의 소비전력 관리 제어장치 및 그를 이용한 소비전력 관리 시스템과 그 방법에 관한 것임. 2. 발명이 해결하려고 하는 기술적 과제 본 발명은 디지털신호처리프로세서에서 동적 소비전력 및 정적인 소비전력을 세밀한 모듈단위로 제어하여 전체적인 소비전력을 줄이기 위한, 디지털신호처리프로세서의 소비전력 관리 제어장치 및 그를 이용한 소비전력 관리 시스템과 그 방법을 제공하는데 그 목적이 있음. 3. 발명의 해결방법의 요지 본 발명은, 디지털신호처리프로세서의 소비전력 관리 시스템에 있어서, PSM(Power Saving Mode) 명령어 및 일반 명령어가 삽입된 프로그램을 디코딩하되, 명령어 디코딩 시 해당 명령어 수행에 필요한 모듈 정보를 소비전력 관리 제어수단으로 전달하기 위한 명령어 디코딩 수단; 상기 소비전력 관리 제어수단으로부터 파이프라인 조절신호(Pipeline Stall)를 입력받음에 따라 파이프 라인을 통한 데이터의 전송을 차단 및 재개하기 위한 파이프라인 제어수단; 및 상기 명령어 디코딩 수단에서 디코딩한 PSM 명령어 및 일반 명령어에 따라 PSM 상태 레지스터 및 PSM 플래그 레지스터의 해당 비트를 셋/리셋하여 각 모듈 단위로 전원을 제어하기 위한 상기 소비전력 관리 제어수단을 포함함. 4. 발명의 중요한 용도 본 발명은 디지털신호처리프로세서 등에 이용됨. 디지털신호처리프로세서, 소비전력, PSM 명령어, PSMSR(Power Saving Mode Status Register), PSMFR(Power Saving Mode Flag Register)
Abstract:
본 발명은 벡터의 차원변환 방법에 관한 것으로, 벡터 양자화를 위한 벡터의 차원변환 방법에 있어서, 입력음성신호로부터 피치주기를 갖는 특정파라미터를 추출한 후, 상기 피치주기에 따라 변화되는 가변차원의 벡터를 생성하는 단계와, 상기 생성된 가변차원의 벡터에 대한 전체 주파수 영역을 적어도 2개 이상으로 분리하는 단계와, 상기 분리된 주파수 영역에 따라 상기 가변차원의 벡터를 서로 다른 고정차원의 벡터로 변환하는 단계를 포함함으로써, 벡터의 차원변환에 따른 오류를 적게 유지할 뿐만 아니라 벡터의 양자화에 필요한 코드북 메모리를 절감할 수 있는 효과가 있다. 음성코딩, 피치, 벡터, 차원변환, 가변차원, 고정차원, 주파수 영역, 코드북 메모리