내 고장성 컴퓨터 시스템
    22.
    发明公开
    내 고장성 컴퓨터 시스템 审中-实审
    容错计算机系统

    公开(公告)号:KR1020150138733A

    公开(公告)日:2015-12-10

    申请号:KR1020140067119

    申请日:2014-06-02

    Abstract: 본발명은내 고장성컴퓨터시스템에관한것으로, 본발명에따른내 고장성컴퓨터시스템은, 상기컴퓨터시스템의각 프로세서에대응하는복수의노드들을포함하고, 상기복수의노드들은이진트리구조로연결되어, 부모노드와상기부모노드에대응하는두 개의리던던시노드로의출력값을다수결방식으로입력데이터를선택하여데이터처리연산을수행하도록한다.

    Abstract translation: 本发明涉及容错计算机系统。 根据本发明,容错计算机系统包括对应于计算机系统的每个处理器的多个节点。 节点以二叉树结构连接,通过选择多数统计下的输入数据,对父节点执行数据处理计算,并将输出值输出到与父节点对应的两个冗余节点。

    MAC 연산을 포함하는 연산 장치, 이를 이용한 DSP 구조 및 필터링 방법
    23.
    发明授权
    MAC 연산을 포함하는 연산 장치, 이를 이용한 DSP 구조 및 필터링 방법 有权
    算术装置包括乘法和累积以及DSP结构和使用其的滤波方法

    公开(公告)号:KR101462157B1

    公开(公告)日:2014-11-20

    申请号:KR1020100107023

    申请日:2010-10-29

    Abstract: 본 발명은 MAC 연산을 포함하는 연산 장치, 이를 이용한 DSP 구조 및 필터링 방법에 관한 것으로서, 특히 본 발명의 MAC 연산을 포함하는 연산 장치는 n 비트 데이터를 하나 이상 저장하는 제1 및 제2 레지스터, 2n 비트 데이터를 하나 이상 저장하는 제3 레지스터, 제1 입력단은 상기 제1 레지스터와 연결되고 제2 입력단은 상기 제2 또는 제3 레지스터와 연결되며, 제1 입력단의 입력값과 제2 입력단의 입력값을 곱셈 연산하는 곱셈기 및 제1 입력단은 상기 곱셈기의 출력단과 연결되고 제2 입력단은 출력단과 귀환 연결되며, 제1 입력단의 입력값과 제2 입력단의 입력값을 합하고, 상기 출력단은 상기 제3 레지스터로 연결되는 산술논리연산기(ALU)를 포함한다.

    영상 재압축 제공 장치 및 방법
    24.
    发明公开
    영상 재압축 제공 장치 및 방법 审中-实审
    提供录像恢复的装置和方法

    公开(公告)号:KR1020140119220A

    公开(公告)日:2014-10-10

    申请号:KR1020130032572

    申请日:2013-03-27

    CPC classification number: H04N19/428

    Abstract: Disclosed are an apparatus and a method for providing recompression of a video, capable of recompressing and transmitting flags of data associated with neighboring data in a video block and an original video by a simple logic. To this end, the apparatus for providing recompression of a video includes: a recompressing unit recompressing a compressed video frame based on information obtained by comparing a selected block selected from the compressed video frame with an adjacent block adjacent to the selected block; and a frame memory controlling unit storing the recompressed video frame in a frame memory. Therefore, hardware volume may be decreased while original video data are maintained.

    Abstract translation: 公开了一种用于提供视频重新压缩的装置和方法,其能够通过简单的逻辑对视频块中的相邻数据和原始视频相关联的数据的标记进行再压缩和发送。 为此,用于提供视频重新压缩的装置包括:再压缩单元,其基于通过将从压缩视频帧中选出的所选块与与所选块相邻的相邻块进行比较而获得的信息来重新压缩压缩视频帧; 以及帧存储器控制单元,将重新压缩的视频帧存储在帧存储器中。 因此,维持原始视频数据时,可能会降低硬件体积。

    효율적인 H.264/AVC 부호화를 위한 인트라 모드 예측 방법
    25.
    发明公开
    효율적인 H.264/AVC 부호화를 위한 인트라 모드 예측 방법 审中-实审
    用于预测编码H.264 / AVC有效性的内部模式的方法

    公开(公告)号:KR1020140078061A

    公开(公告)日:2014-06-25

    申请号:KR1020120146902

    申请日:2012-12-14

    CPC classification number: H04N19/593

    Abstract: Disclosed is a method of predicting an intra mode for an effective H.264/AVC encoding. The method of predicting an intra mode for an effective H.264/AVC encoding according to the present invention includes the steps of: obtaining difference values by using 4x4 candidate prediction modes; assigning priorities to each of a DC candidate prediction mode and the 4x4 candidate prediction modes, selecting four 4x4 candidate prediction modes from the DC candidate prediction mode and the 4x4 candidate prediction modes according to the priorities, and choosing 4x4 intra prediction modes by using the four 4x4 candidate prediction modes; and assigning intensity to each of 16x16 candidate prediction modes by using the 4x4 candidate prediction modes, selecting two 16x16 candidate prediction modes from the 16x16 candidate prediction modes according to the intensity, and choosing 16x16 intra prediction modes by using the two 16x16 candidate prediction modes.

    Abstract translation: 公开了一种用于预测有效H.264 / AVC编码的帧内模式的方法。 根据本发明的用于预测有效H.264 / AVC编码的帧内模式的方法包括以下步骤:通过使用4×4候选预测模式来获得差值; 为DC候选预测模式和4×4候选预测模式中的每一个分配优先级,根据优先级从DC候选预测模式和4×4候选预测模式中选择四个4×4候选预测模式,并且通过使用四 4x4候选预测模式; 并通过使用4×4候选预测模式对16×16候选预测模式中的每一个分配强度,根据强度从16×16候选预测模式中选择两个16×16候选预测模式,并且通过使用两个16×16候选预测模式来选择16×16帧内预测模式。

    대수 코드북 검색을 위한 어드레스 생성기
    26.
    发明授权
    대수 코드북 검색을 위한 어드레스 생성기 有权
    用于搜索代数码书的地址生成器

    公开(公告)号:KR101168158B1

    公开(公告)日:2012-07-24

    申请号:KR1020090027317

    申请日:2009-03-31

    Abstract: 본 발명은 대수 코드북 검색을 위한 어드레스 생성기에 관한 것으로, 그 장치는 상관관계 매트릭스의 크기와 가로값을 곱하는 곱셈기 상기 상관관계 매트릭스의 세로값과 오프셋 어드레스를 합하는 제1 덧셈기 및 상기 곱셈기와 상기 제1덧셈기의 계산 결과를 합하여 대수 코드북 검색을 위한 어드레스를 생성하는 제2 덧셈기를 포함하여 구성되며, 대수 코드북 검색을 위한 어드레스 계산시 필요한 계산량을 감소시켜 준다.
    대수 코드북 검색, 어드레스 생성기, 어드레스 계산

    분할된 음성 프레임의 디코딩을 위한 음성 디코더 및 그 방법
    27.
    发明公开
    분할된 음성 프레임의 디코딩을 위한 음성 디코더 및 그 방법 无效
    用于解码分段语音帧的语音解码器及其方法

    公开(公告)号:KR1020120060033A

    公开(公告)日:2012-06-11

    申请号:KR1020100121590

    申请日:2010-12-01

    CPC classification number: G10L19/06 G10L19/005

    Abstract: PURPOSE: A voice decoder and a method thereof for decoding a voice frame are provided to decode a voice frame which is partitioned according to a waveform interpolation decoding method. CONSTITUTION: A pre-processor generates a parameter of a current voice frame through a parameter of a previous voice frame. A decoding unit decodes a voice frame through a parameter of the current voice frame generated from the pre-processor. The pre-processor includes an REW(Rapidly Evolving Waveform) information generating unit(610), an SEW(Slowly Evolving Waveform) information generating unit(620), and a CW information generating unit(630). The CW information generating unit combines generated information. The CW information generating unit generates the CW information of the previous voice frame.

    Abstract translation: 目的:提供用于解码语音帧的语音解码器及其方法,以对根据波形插值解码方法分区的语音帧进行解码。 构成:预处理器通过先前语音帧的参数生成当前语音帧的参数。 解码单元通过从预处理器生成的当前语音帧的参数来解码语音帧。 预处理器包括REW(快速演进波形)信息生成单元(610),SEW(慢速演进波形)信息生成单元(620)以及CW信息生成单元(630)。 CW信息生成单元组合生成的信息。 CW信息生成单元生成上一个语音帧的CW信息。

    MAC 연산을 포함하는 연산 장치, 이를 이용한 DSP 구조 및 필터링 방법
    28.
    发明公开
    MAC 연산을 포함하는 연산 장치, 이를 이용한 DSP 구조 및 필터링 방법 有权
    算术装置,包括多路复用和累积,DSP结构和使用该方法的滤波方法

    公开(公告)号:KR1020110070766A

    公开(公告)日:2011-06-24

    申请号:KR1020100107023

    申请日:2010-10-29

    Abstract: PURPOSE: An operating apparatus including MAC(Multiplication and Accumulation) operation and DSP(Digital Signal Processor) structure and filtering method thereof are provided to reduce the resource consumption of the DSP and enhance the whole operation ability by performing the MAC operation having the two times precision. CONSTITUTION: A first and second register(110,120) stores the n-bit data. A third register(130) stores 2n- bit data. A multiplier(140) receives the data of the first register through a first input node and receives the data of the second and third register through a second input node. The multiplier multiplies the received data from the first and second input node. An ALU(Arithmetic Logic Unit)(150) receives the operation value of the multiplier through the first input node, adds the received values from the first and second input node, and transfers the added value to the third register. The operation value of the ALU is transferred to the second input node of the ALU.

    Abstract translation: 目的:提供一种包括MAC(乘法和累加)操作和DSP(数字信号处理器)结构及其滤波方法的操作设备,以减少DSP的资源消耗,并通过执行两次MAC操作来提高整体操作能力 精确。 构成:第一和第二寄存器(110,120)存储n位数据。 第三寄存器(130)存储2n位数据。 乘法器(140)通过第一输入节点接收第一寄存器的数据,并通过第二输入节点接收第二和第三寄存器的数据。 乘法器将接收的数据与第一和第二输入节点相乘。 ALU(算术逻辑单元)(150)通过第一输入节点接收乘法器的操作值,将来自第一和第二输入节点的接收值相加,并将附加值传送到第三寄存器。 ALU的操作值被传送到ALU的第二个输入节点。

    디지털신호처리프로세서의 소비전력 관리 제어장치 및 그를이용한 소비전력 관리 시스템과 그 방법
    29.
    发明授权
    디지털신호처리프로세서의 소비전력 관리 제어장치 및 그를이용한 소비전력 관리 시스템과 그 방법 有权
    用于控制数字信号处理器电源管理的设备及其使用电源管理系统和方法

    公开(公告)号:KR100863749B1

    公开(公告)日:2008-10-16

    申请号:KR1020070035237

    申请日:2007-04-10

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
    본 발명은 디지털신호처리프로세서의 소비전력 관리 제어장치 및 그를 이용한 소비전력 관리 시스템과 그 방법에 관한 것임.
    2. 발명이 해결하려고 하는 기술적 과제
    본 발명은 디지털신호처리프로세서에서 동적 소비전력 및 정적인 소비전력을 세밀한 모듈단위로 제어하여 전체적인 소비전력을 줄이기 위한, 디지털신호처리프로세서의 소비전력 관리 제어장치 및 그를 이용한 소비전력 관리 시스템과 그 방법을 제공하는데 그 목적이 있음.
    3. 발명의 해결방법의 요지
    본 발명은, 디지털신호처리프로세서의 소비전력 관리 시스템에 있어서, PSM(Power Saving Mode) 명령어 및 일반 명령어가 삽입된 프로그램을 디코딩하되, 명령어 디코딩 시 해당 명령어 수행에 필요한 모듈 정보를 소비전력 관리 제어수단으로 전달하기 위한 명령어 디코딩 수단; 상기 소비전력 관리 제어수단으로부터 파이프라인 조절신호(Pipeline Stall)를 입력받음에 따라 파이프 라인을 통한 데이터의 전송을 차단 및 재개하기 위한 파이프라인 제어수단; 및 상기 명령어 디코딩 수단에서 디코딩한 PSM 명령어 및 일반 명령어에 따라 PSM 상태 레지스터 및 PSM 플래그 레지스터의 해당 비트를 셋/리셋하여 각 모듈 단위로 전원을 제어하기 위한 상기 소비전력 관리 제어수단을 포함함.
    4. 발명의 중요한 용도
    본 발명은 디지털신호처리프로세서 등에 이용됨.
    디지털신호처리프로세서, 소비전력, PSM 명령어, PSMSR(Power Saving Mode Status Register), PSMFR(Power Saving Mode Flag Register)

    벡터의 차원변환 방법
    30.
    发明授权
    벡터의 차원변환 방법 失效
    矢量尺寸转换方法

    公开(公告)号:KR100712409B1

    公开(公告)日:2007-04-27

    申请号:KR1020050069015

    申请日:2005-07-28

    CPC classification number: G10L19/097 G10L25/90

    Abstract: 본 발명은 벡터의 차원변환 방법에 관한 것으로, 벡터 양자화를 위한 벡터의 차원변환 방법에 있어서, 입력음성신호로부터 피치주기를 갖는 특정파라미터를 추출한 후, 상기 피치주기에 따라 변화되는 가변차원의 벡터를 생성하는 단계와, 상기 생성된 가변차원의 벡터에 대한 전체 주파수 영역을 적어도 2개 이상으로 분리하는 단계와, 상기 분리된 주파수 영역에 따라 상기 가변차원의 벡터를 서로 다른 고정차원의 벡터로 변환하는 단계를 포함함으로써, 벡터의 차원변환에 따른 오류를 적게 유지할 뿐만 아니라 벡터의 양자화에 필요한 코드북 메모리를 절감할 수 있는 효과가 있다.
    음성코딩, 피치, 벡터, 차원변환, 가변차원, 고정차원, 주파수 영역, 코드북 메모리

Patent Agency Ranking