Abstract:
본 발명은 NRZ 데이타 천이밀도의 변화가 광범위한 고속의 NRZ 데이타 비트동기 장치에 있어서, 일정 범위이내까지 주파수동기를 맞추어 저역여파기 또는 적분기가 최대 또는 최소 값을 출력하지 않도록 한 다음 위상동기와 주파수동기를 함께 맞추는 방식을 사용하여 외부 기준클럭펄스의 주파수의 배수에 동기되게 전압제어발진기를 발진시킴으로써 불안정한 주파수 안정도를 갖는 전압제어발진기(반도체 집적회로 전압제어발진기)를 사용할 수 있을 뿐만 아니라 고속으로 입력되는 데이타비트에서 천이가 적게 발생하더라도 데이타와 클럭을 안정되게 복구하는(recovery) 다단제어구조를 갖는 고속비트동기장치에 관한 것으로서, 위상 비교 수단(21), 제1위상 및 주파수 비교 이득 제한 수단(22), 주파수 비교 수단(23), 제2위상 및 주파수 비교 이득 제한 수 단(24), 주파수 동기신호 검출 수단(25), 위상차 출력 제어 수단(26), 저역 여파 또는 적분 수단(27), 전압 제어 발진 수단(28), N분주 수단(29)을 구비하는 것을 특징으로 한다.
Abstract:
The apparatus extracts clock signal from a trunk line or receives clock signal through an exclusive clock line to generate internal clock signal. The apparatus includes a clock selecting unit (1) for selecting one clock amont input clock signals, a passive controller (6) having a selection switch to select one input reference clock, a clock signal inspector (5) for checking the normal input of input reference clocks and a programmable array logic unit (4) connected to a processor to transmit selection signal to the clock selecting unit (1) when the selection mode is manual, and otherwise to select to clock signal by the passive control unit (6).