公开(公告)号：DE102013211551A1

公开(公告)日：2013-12-19

申请号：DE102013211551

申请日：2013-06-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS ,  REINDL CHRISTIAN

IPC: H03F3/45

Abstract: Gemäß einer Ausführungsform beinhaltet ein Verfahren die Aktivierung eines ersten Halbleiterschalters mit einem an einen ersten Eingang einer Bootstrapschaltung gekoppelten ersten Schaltknoten, einem zweiten Schaltknoten und einem an ein erstes Ende eines Kondensators der Bootstrapschaltung gekoppelten Steuerungsknoten. Ein erstes Ende des Kondensators wird an den ersten Eingang der Bootstrapschaltung gekoppelt und ein zweites Ende des Kondensators wird auf eine erste Spannung gesetzt. Als Nächstes wird das erste Ende des Kondensators vom ersten Eingang der Bootstrapschaltung entkoppelt, und das zweite Ende des Kondensators wird auf eine zweite Spannung gesetzt. Der Steuerungsknoten wird auf eine den ersten Halbleiterschalter einschaltende erste Aktivierungsspannung erhöht.

公开(公告)号：DE102008059037B4

公开(公告)日：2013-08-08

申请号：DE102008059037

申请日：2008-11-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS

IPC: H03M3/00

Abstract: Analog-Digital-Wandler (106) zur Bereitstellung eines abgetasteten und quantisierten Signals, umfassend: eine Summationsvorrichtung (202) zur Bereitstellung eines Differenzsignals; einen Integrator (204) zur Aufnahme des Differenzsignals und zur Bereitstellung eines Ausgangssignals; einen Komparator (206) zur Aufnahme des Ausgangssignals des Integrators (204) und zum Vergleich des Ausgangssignals des Integrators (204) mit einem Referenzsignal sowie zur Bereitstellung eines Datenstromsignals (210); und einen Jitter-unempfindlichen Digital-Analog-Wandler (208) zur Aufnahme des Datenstromsignals (210) und Ausgabe eines analogen Signals, wobei das analoge Signal an die Summationsvorrichtung (202) zurückgeführt ist, wobei der Jitter-unempfindliche Digital-Analog-Wandler (208) einen Stromgenerator zur Erzeugung eines gepulsten Stroms (324) basierend auf einem Rücksetzsignal (308) beinhaltet, wobei der gepulste Strom (324) gemäß einem Return-to-Zero-Kodierschema erzeugte Strompulse aufweist, welche auch bei Jitter in dem Rücksetzsignal (308) eine konstante Strompulsbreite aufweisen.

公开(公告)号：DE102008047624A1

公开(公告)日：2009-04-09

申请号：DE102008047624

申请日：2008-09-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS

IPC: H03K4/50 ,  H03K4/00 ,  H03K4/08

Abstract: Implementations related to ramp voltage generating circuits and systems implementing the same are presented herein.

公开(公告)号：DE102013211557B4

公开(公告)日：2017-05-24

申请号：DE102013211557

申请日：2013-06-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS ,  PACA JONATHAN ,  REINDL CHRISTIAN

IPC: H03M3/02 ,  H03F3/45 ,  H03F3/70 ,  H03F3/72 ,  H03M1/12

Abstract: Schaltung, welche Folgendes aufweist: eine Vorwärtswegschaltung, welche Folgendes aufweist: einen Verstärker, einen automatisch auf null abgleichenden Schalter, der zwischen einen Eingang des Verstärkers und einen Ausgang des Verstärkers geschaltet ist, eine erste Zerhackerschaltung mit einem Eingang, der mit einem Eingang der Vorwärtswegschaltung gekoppelt ist, und einem Ausgang, der mit dem Eingang des Verstärkers gekoppelt ist, eine zweite Zerhackerschaltung mit einem Eingang, der mit dem Ausgang des Verstärkers gekoppelt ist, und einem Ausgang, der mit einem Ausgang der Vorwärtswegschaltung gekoppelt ist, eine Rückkopplungsschaltung, welche Folgendes aufweist: einen Rückkopplungsschalter, einen Rückkopplungskondensator, der ein mit einem Ausgang des Verstärkers gekoppeltes erstes Ende aufweist, eine dritte Zerhackerschaltung, die zwischen den Eingang der Vorwärtswegschaltung und ein erstes Ende des Rückkopplungsschalters geschaltet ist, eine vierte Zerhackerschaltung, die zwischen ein zweites Ende des Rückkopplungsschalters und ein zweites Ende des Rückkopplungskondensators geschaltet ist.

公开(公告)号：DE102012221001B4

公开(公告)日：2016-12-15

申请号：DE102012221001

申请日：2012-11-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS ,  KROPFITSCH MICHAEL

IPC: H04R29/00 ,  G01R31/28 ,  H04R19/01

Abstract: Verfahren zum Detektieren eines Defekts, wobei das Verfahren Folgendes aufweist: Erhöhen einer Vorspannung (Vbias) eines ersten Kondensators (C0, Cp); Abtasten (310) eines Eingangssignals (Vin) einer ersten Platte des ersten Kondensators (C0, Cp) mit einer Zeitperiode; Subtrahieren (320) des abgetasteten Eingangssignal (VStrobe) von dem Eingangssignal (Vin); und Vergleichen (330) des subtrahierten Signals (Vin-VStrobe) mit einem Referenzsignal (Vref-p-Vref-n), wobei das Abtasten des Eingangssignals (Vin) das Abtasten des Eingangssignals (Vin) mit einer Abtastzeitperiode (Tstrobe) aufweist und wobei die Abtastzeitperiode (Tstrobe) kleiner ist als eine Defektzeitperiode (Tglitch), und wobei das Vergleichen des subtrahierten Signals (Vin-VStrobe) mit dem Referenzsignal (Vref-p-Vref-n) das Vergleichen mit einer Vergleichszeitperiode (Tcomp) aufweist und wobei die Vergleichszeitperiode (Tcomp) kleiner ist als die Abtastzeitperiode (Tstrobe).

公开(公告)号：DE102008064824B3

公开(公告)日：2015-08-13

申请号：DE102008064824

申请日：2008-09-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS

IPC: H03K4/50 ,  H03K4/00 ,  H03K4/08

Abstract: Vorrichtung, umfassend: einen ersten Schalter (306) und einen zweiten Schalter (310), welche mit einem gemeinsamen Steuersignal umschaltbar sind; und einen Operationsverstärker (308), welcher mit dem ersten (306) und dem zweiten Schalter (310) gekoppelt ist, wobei der Operationsverstärker (308) ausgestaltet ist, eine Rampenspannung auszugeben, wobei die Rampenspannungsausgabe an einem Ausgang von dem Operationsverstärker (308) bei einem im Wesentlichen maximalen Pegel ist, wenn der erste (306) und der zweite (310) Schalter in einem geschlossenen Zustand sind, und wobei die Rampenspannung heruntergefahren wird, wenn der erste (306) und der zweite (310) Schalter von dem geschlossenen Zustand in einen offenen Zustand umgeschaltet werden, wobei der Ausgang des Operationsverstärkers (308) mit einem ersten Anschluss eines Schaltkontakts des zweiten Schalters (310) gekoppelt ist und ein zweiter Anschluss des Schaltkontakts des zweiten Schalters (310) mit einer Versorgungsspannung gekoppelt ist.

公开(公告)号：DE102014118284A1

公开(公告)日：2015-06-25

申请号：DE102014118284

申请日：2014-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS ,  KROPFITSCH MICHAEL

IPC: H03M3/02

Abstract: Es werden ein Quantisierer und ein Quantisierungsverfahren offenbart. Gemäß einem Ausführungsbeispiel weist der Quantisierer einen Signal-zu-Phase-Wandler auf, der dazu ausgebildet ist, ein Phasensignal entsprechend einem Eingangssignal zu erzeugen, und einen Phasendifferenz-Digitalisierungsblock, der dazu ausgebildet ist, ein differenzierten Abtastungen des Phasensignals entsprechendes Quantisierungsausgangssignals zu erzeugen, wobei das von dem Signal-zu-Phase-Wandler erzeugte Phasensignal sinusförmig ist.

公开(公告)号：DE102008054150B4

公开(公告)日：2014-11-06

申请号：DE102008054150

申请日：2008-10-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS

IPC: G09G3/14 ,  G09G3/32 ,  H02M3/07 ,  H05B37/02 ,  H05B44/00

Abstract: Elektronische Schaltung, umfassend: ein erstes Ladungsspeicherelement (102) und ein zweites Ladungsspeicherelement (104); einen ersten Transistor (118) mit einem Steuerknoten, welcher mit dem ersten Ladungsspeicherelement (102) verbunden ist, wobei der erste Transistor (118) derart ausgestaltet ist, dass er eine Rampensignalquelle (120) mit dem zweiten Ladungsspeicherelement (104) elektrisch koppelt, und einen zweiten Transistor (122) mit einem Steuerknoten, welcher derart ausgestaltet ist, dass er mit der Rampensignalquelle (120) verbunden ist, wobei der zweite Transistor (122) darüber hinaus derart ausgestaltet ist, dass er eine Last (124) mit dem zweiten Ladungsspeicherelement (104) elektrisch koppelt.

公开(公告)号：DE102010036819B4

公开(公告)日：2014-10-30

申请号：DE102010036819

申请日：2010-08-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BERTL ANDREAS ,  CEBALLOS JOSE LUIS

IPC: H03M3/02

Abstract: Gekoppelter Delta-Sigma-Modulator (100), umfassend: einen ersten Delta-Sigma-Modulator (101A), wobei der erste Delta-Sigma-Modulator (101A) für Folgendes ausgelegt ist: Empfangen eines analogen Eingangssignals (102A); Leiten eines kombinierten Analogsignals (105A) zu einem Filter (106A), wobei das kombinierte Analogsignal (105A) die Kombination des analogen Eingangssignals (102A) und eines Rückkopplungs-Analogsignals (114B) umfasst; Leiten eines gefilterten kombinierten Analogsignals (105B) aus dem Filter (106A) zu einem Analog-Digital-Umsetzer (111B); Dithern des Analog-Digital-Umsetzers (111B) mit dem den Fehler repräsentierenden Signal, um ein erstes Digitalsignal (107A) bereitzustellen; und Rückkoppeln des ersten Digitalsignals (107A) zu einem Digital-Analog-Umsetzer (111C), um das Rückkopplungs-Analogsignal (114B) als ein Ausgangssignal des Digital-Analog-Umsetzers bereitzustellen; und einen zweiten Delta-Sigma-Modulator (101B), wobei der zweite Delta-Sigma-Modulator (101B) für Folgendes ausgelegt ist: Empfangen des ersten Digitalsignals (107, 107A, 107B) von dem ersten Delta-Sigma-Modulator (101A) und Umsetzen des ersten Digitalsignals (107, 107A, 107B) in ein zweites Digitalsignal (115, 102B), wobei die Umsetzung des ersten Digitalsignals (107, 107A, 107B) einen Fehler in das zweite Digitalsignal (102B) einführt, wobei der erste Delta-Sigma-Modulator (101A) dafür ausgelegt ist, ein Signal (120B, 120C, 120D, 120E) zu empfangen, das den Fehler repräsentiert, und den Fehler unter Verwendung des den Fehler repräsentierenden Signals (120B, 120C, 120D, 120E) in das erste Digitalsignal (107, 107A, 107B) zu integrieren.

公开(公告)号：DE102013110422A1

公开(公告)日：2014-04-10

申请号：DE102013110422

申请日：2013-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CEBALLOS JOSE LUIS ,  KROPFITSCH MICHAEL ,  DRAXELMAYR DIETER

IPC: H03F1/34 ,  H03F3/00 ,  H03G3/30

Abstract: Gemäß einer Ausführungsform weist ein System einen Verstärker mit programmierbarer Verstärkung (200), der einen schaltbaren Rückkopplungskondensator aufweist, welcher mit einem ersten Kondensator parallel geschaltet ist, und eine Steuereinrichtung auf. Die Steuereinrichtung ist dafür ausgelegt, den Rückkopplungskondensator zwischen einen Eingangsknoten des Verstärkers mit programmierbarer Verstärkung und einen Ausgangsknoten des Verstärkers mit programmierbarer Verstärkung in einer ersten Verstärkungseinstellung zu schalten und einen ersten Anschluss des Rückkopplungskondensators vom Ausgang des Verstärkers mit programmierbarer Verstärkung zu einem Referenzknoten zu schalten, während ein zweiter Anschluss des Rückkopplungskondensators während eines ersten Zeitraums, wenn von der ersten Verstärkungseinstellung zu einer zweiten Verstärkungseinstellung übergegangen wird, mit dem Eingangsknoten des Verstärkers mit programmierbarer Verstärkung gekoppelt bleibt.