公开(公告)号：FR2969387A1

公开(公告)日：2012-06-22

申请号：FR1004898

申请日：2010-12-15

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BATTISTA MARC ,  BAS GILLES ,  CHALOPIN HERVE

IPC: H01L31/00 ,  G01D3/00 ,  G01K7/00

Abstract: La présente invention concerne un capteur (TS3) de grandeur physique comprenant des moyens (Rl, 31) pour fournir une tension de détection (Vdet) qui varie en fonction de la grandeur physique et en fonction d'une tension d'alimentation (Vdd) du capteur, des moyens (R3, R4, 32) pour fournir des première (VS1) et seconde (VS2) tensions de seuil qui varient en fonction de la tension d'alimentation (Vdd) du capteur, et des moyens (33) de mesure d'un rapport de tension (VR) égal au rapport entre d'une part la différence entre la tension de détection (Vdet) et l'une des première (VS1) et seconde (VS2) tensions de seuil, et d'autre part, la différence entre les deux tensions de seuil. Application notamment à une mesure de température.

公开(公告)号：FR2963519A1

公开(公告)日：2012-02-03

申请号：FR1056148

申请日：2010-07-27

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BAS GILLES ,  CHALOPIN HERVE ,  TAILLIET FRANCOIS

IPC: H04L25/04 ,  H04L25/49

Abstract: L'invention concerne un procédé de transmission de données sur un bus unifilaire dans lequel un premier canal de communication est défini par des impulsions de durées différentes selon l'état (0, 1) du bit transmis et fonction d'une durée de référence (MrefTX1, SrefTX2, SrefTX4), et un second canal de communication est défini par ladite durée de référence

公开(公告)号：FR2878665B1

公开(公告)日：2007-05-25

申请号：FR0412703

申请日：2004-11-30

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV PROVENCE AIX MARSEILLE 1

Inventor： BAS GILLES ,  BARTHELEMY HERVE

IPC: H03F3/193 ,  H03F1/34 ,  H04B1/30

Abstract: The circuit has a series RC circuit connected between input and intermediate terminals (E, A). An amplifying stage has amplifiers (2, 3) with negative transconductance gain and connected in open and closed loops respectively. The amplifier (2) is connected between the intermediate terminal and an output terminal (S) connected to a capacitive load. The amplifier (3) is connected to the intermediate terminal by a resistor (R1). An independent claim is also included for a radiofrequency reception circuit including an amplifier circuit with a linear amplifying circuit.

公开(公告)号：FR2880223B1

公开(公告)日：2007-02-23

申请号：FR0413868

申请日：2004-12-23

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV PROVENCE AIX MARSEILLE 1 ,  UNIV PAUL CEZANNE UNIVERSITE D

Inventor： BAS GILLES ,  DEHAESE NICOLAS ,  BACHELET YANN ,  BOURDEL SYLVAIN

IPC: H04L27/10

Abstract: The detector has a zero crossing demodulator with zero crossing detectors to produce two pulses. A counter/decounter passes to a primary value during one of the pulses and to a third value during the other pulse, when the counter/decounter has an intermediate value. A binary decoder (8) generates binary information whose state is not modified when the counter/decounter passes from the primary or third value to the intermediate value.