公开(公告)号：CN100549984C

公开(公告)日：2009-10-14

申请号：CN200580043012.1

申请日：2005-12-14

Applicant: 索尼计算机娱乐公司

Inventor： 山崎刚

IPC: G06F12/10

CPC classification number: G06F12/1036 ,  G06F12/10 ,  G06F12/1081 ,  G06F12/109 ,  G06F2212/651 ,  G06F2212/652

Abstract: 本发明提供如下方法和装置：使用外部地址的第一部分作为指针以选择段表中的多个条目之一，所述段表的每个条目代表存储器的不同段；使用所述段表的所选择条目的至少一部分作为指向页表中多个条目的一个或多个的参考，所述页表中的每个条目包括在所述存储器中的物理地址的至少一部分，并且属于代表在所述存储器的所选择段中的页的条目组；以及使用所述外部地址的第二部分作为指向所述页表中条目之一的指针，以针对所述外部地址获得到所述存储器的至少部分翻译的物理地址。

公开(公告)号：CN101542441A

公开(公告)日：2009-09-23

申请号：CN200780043496.9

申请日：2007-11-20

Applicant: 可递有限公司

Inventor： M·豪森 ,  吉斯利·丹科尔 ,  G·诺斯 ,  加文·巴勒克拉夫

IPC: G06F9/50

CPC classification number: G06F9/526 ,  G06F12/0284 ,  G06F12/1036 ,  G06F12/109

Abstract: 描述了一种在多处理器计算机系统(100)中保护存储器一致性的方法和设备，具体涉及诸如动态二进制翻译的程序代码变换。示例性多处理器计算系统(10)设置有存储器(18)和多个处理器(13a，13b)以及控制器单元/翻译器单元(19)，被设置为将主题代码(17)变换为可在多个处理器(13a，13b)上执行的至少第一和第二目标代码部分(21a，21b)。控制器单元/翻译单元(19)包括：地址空间分配单元(196)，其提供多个虚拟地址空间区域(181)，并且引导目标代码部分(21a，21b)使其由此访问存储器(18)；共享存储器检测单元(197)，其检测访问可由两个目标代码部分(21a，21b)访问的共享存储器区域(182)，和识别访问共享存储器区域(182)的第一目标代码部分(21a)中的至少一个指令组(211)；以及存储器保护单元(198)，其选择性地与所识别的指令组(211)对共享存储器区域(182)的访问相关地应用存储器一致性保护。在一个示例性实施例中，至少第一代码部分(21a)是在第一存储器一致性模型下执行的。检测明确或隐含的存储器(182)，并且包含访问共享存储器区域(182)的指令的第一代码部分(21a)中的块(211)服从存储器一致性保护，以便当访问检测的共享存储器区域(182)时在第二存储器一致性模型下执行。

公开(公告)号：CN101236529A

公开(公告)日：2008-08-06

申请号：CN200710307396.4

申请日：2007-12-27

Applicant: 英特尔公司

Inventor： S·苏古马 ,  K·S·潘萨 ,  N·N·艾尔

IPC: G06F12/10 ,  G06F9/455

CPC classification number: G06F12/1081 ,  G06F9/45537 ,  G06F12/0284 ,  G06F12/1036 ,  G06F12/109 ,  G06F12/145 ,  G06F2212/1016 ,  G06F2212/1032 ,  G06F2212/1052

Abstract: 公开用于设备访问分区系统中的存储器的访客地址至主机地址转换的设备、方法和系统的实施例。在一个实施例中，设备包括接口、分区逻辑、第一地址转换逻辑和第二地址转换逻辑。该接口用于从设备接收要访问分区系统中的存储器的请求。该分区逻辑用于确定该设备被指定到第一分区还是第二分区。第一地址转换逻辑用于将第一访客地址转换成所述第一分区中的第一主机地址。第二地址转换逻辑用于将第二访客地址转换成所述第二分区中的第二主机地址。

公开(公告)号：CN101187902A

公开(公告)日：2008-05-28

申请号：CN200710199935.7

申请日：2007-09-24

Applicant: 英特尔公司

Inventor： R·伊利卡尔 ,  D·纽厄尔 ,  R·伊耶 ,  S·马基宁尼

IPC: G06F12/08 ,  G06F9/455

CPC classification number: G06F12/1036 ,  G06F12/0284 ,  G06F12/109 ,  G06F2212/656

Abstract: 公开了用于在虚拟机环境中的客户机之间共享信息的装置、方法和系统的实施例。在一个实施例中，装置包括虚拟机控制逻辑、执行单元和存储器管理单元。所述虚拟机控制逻辑在主机及其客户机之间转移对所述装置的控制。所述执行单元用于执行指令以将信息从一个客户机的虚拟地址空间中的虚拟存储器地址复制到另一客户机的虚拟地址空间中的虚拟存储器地址。所述存储器管理单元用于将所述虚拟存储器地址翻译为物理存储器地址。

公开(公告)号：CN101080701A

公开(公告)日：2007-11-28

申请号：CN200580043012.1

申请日：2005-12-14

Applicant: 索尼计算机娱乐公司

Inventor： 山崎刚

IPC: G06F12/10

CPC classification number: G06F12/1036 ,  G06F12/10 ,  G06F12/1081 ,  G06F12/109 ,  G06F2212/651 ,  G06F2212/652

Abstract: 本发明提供如下方法和装置：使用外部地址的第一部分作为指针以选择段表中的多个条目之一，所述段表的每个条目代表存储器的不同段；使用所述段表的所选择条目的至少一部分作为指向页表中多个条目的一个或多个的参考，所述页表中的每个条目包括在所述存储器中的物理地址的至少一部分，并且属于代表在所述存储器的所选择段中的页的条目组；以及使用所述外部地址的第二部分作为指向所述页表中条目之一的指针，以针对所述外部地址获得到所述存储器的至少部分翻译的物理地址。

公开(公告)号：CN101052952A

公开(公告)日：2007-10-10

申请号：CN200480044321.6

申请日：2004-09-10

Applicant: 飞思卡尔半导体公司

Inventor： 摩西·安舍尔 ,  摩西·巴沙尔 ,  尤里·达扬 ,  雅各布·埃弗拉特 ,  伊塔伊·佩莱德 ,  兹维卡·罗森沙因

IPC: G06F12/14 ,  G06F12/10

CPC classification number: G06F12/1036 ,  G06F12/1483 ,  G06F12/1491

Abstract: 一种存储器管理单元，包括：(i)多个数据段描述符，每个数据段描述符与数据存储器段相关联；(ii)多个程序段描述符，每个程序段描述符与程序存储器段相关联；和(iii)控制器，其适于响应任务切换更换多个数据段描述符和多个程序段描述符的内容。一种用于存储器管理的方法，所述方法包括：(i)提供多个数据段描述符；每个数据段描述符与数据存储器段相关联，并且提供多个程序段描述符，每个程序段描述符与程序存储器段相关联；(ii)接收和存储程序任务标识符和数据任务标识符；(iii)接收数据访问请求并且确定如何响应多个数据段描述符的内容处理数据访问请求；和(iv)接收程序访问请求并且确定如何响应多个程序段描述符的内容处理程序访问请求。

公开(公告)号：CN101027653A

公开(公告)日：2007-08-29

申请号：CN200580032491.7

申请日：2005-09-01

Applicant: 英特尔公司

Inventor： I·舍纳斯 ,  G·尼格 ,  R·曼杜卡鲁姆库玛纳 ,  K·金 ,  R·乌利希 ,  A·扎哈尔 ,  山田浩一

IPC: G06F12/10

CPC classification number: G06F12/1081 ,  G06F12/1036 ,  G06F12/109

Abstract: 本发明的一个实施例是一种用于增强地址转换性能的技术。寄存器存储指示用于客机物理地址到主机物理地址的地址转换的芯片组中的电路所支持的能力的能力指示符。在地址转换中使用多个多级页表来进行页走查。页表中的每一个都具有页表条目。页表条目中的每一个至少具有一个对应于由能力指示符指示的能力的条目分类符。

公开(公告)号：CN1282090C

公开(公告)日：2006-10-25

申请号：CN200310114399.8

申请日：2003-11-14

Applicant: 株式会社瑞萨科技

Inventor： 桝井规雄

IPC: G06F12/10

CPC classification number: G06F12/1036 ,  G06F2212/1028 ,  Y02D10/13

Abstract: 在标记输入部分(808)内设有ASID保持部分(810)、虚拟地址保持部分(811)、有效位部分(812)、ASID比较判定部分(102)、虚拟地址比较判定部分(104)。ASID保持部分(810)的多个CAM单元(813)通过ASID匹配线(105)并联连接，然后与ASID比较判定部分(102)相连；而虚拟地址保持部分(811)的多个CAM单元(813)与有效位部分(812)内的CAM单元(813)，通过虚拟地址匹配线(106)并联连接，然后与虚拟地址比较判定部分(104)相连。从ASID比较判定部分(102)向虚拟地址比较判定部分(104)供给ASID有效信号(107)。从而，提供能以较小的耗电高速地进行从虚拟地址到物理地址变换的TLB。

公开(公告)号：CN1639692A

公开(公告)日：2005-07-13

申请号：CN03804542.7

申请日：2003-02-07

Applicant: 英特尔公司

Inventor： 劳伦斯·史密斯三世 ,  吉尔伯特·奈格 ,  理查德·乌利希 ,  迈克尔·科祖克 ,  安德鲁·格洛伊 ,  埃里希·博林

IPC: G06F12/02 ,  G06F12/10

CPC classification number: G06F12/1036

Abstract: 一种方法和装置被用来有效地翻译存储器地址。该翻译方案生成翻译地址、该翻译地址的存储器类型、以及该翻译的错误位。

公开(公告)号：CN1512354A

公开(公告)日：2004-07-14

申请号：CN200310123566.5

申请日：2003-12-26

Applicant: 英特尔公司

Inventor： C·D·哈尔 ,  R·L·坎贝尔

IPC: G06F12/08

CPC classification number: G06F12/1036 ,  G06F12/109

Abstract: 依照一个实施例，公开了一种计算机系统。所述计算机系统包括处理器、与处理器相耦合的芯片组以及与芯片组相耦合的存储器。所述芯片组将从处理器接收的分区虚拟机存储器地址转换为页面级地址。