-
公开(公告)号：CN111415990B
公开(公告)日：2025-01-14
申请号：CN202010014972.1
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。
-
公开(公告)号：CN118201353A
公开(公告)日：2024-06-14
申请号：CN202311380538.5
申请日：2023-10-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种集成电路装置包括：衬底，其具有有源区；字线，其在第一水平方向上在衬底中延伸；位线，其在第二水平方向上在字线上延伸；直接接触件，其将位线电连接至有源区；掺杂接触件，其将直接接触件连接至有源区；单元焊盘，其具有大于有源区的水平宽度的水平宽度；埋置接触件，其深入至单元焊盘的一个侧壁中；以及导电着陆焊盘，其在第一水平方向上面对位线。掺杂接触件包括第一掺杂接触件和第二掺杂接触件，并且第一掺杂接触件在竖直方向上的厚度小于第二掺杂接触件在竖直方向上的厚度。
-
公开(公告)号：CN117596870A
公开(公告)日：2024-02-23
申请号：CN202310991195.X
申请日：2023-08-08
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件可以包括：衬底，所述衬底包括有源图案；导电填充图案，所述导电填充图案位于所述有源图案的上部的杂质区域上；第一间隔物和第二间隔物，所述第一间隔物和所述第二间隔物在水平方向上堆叠在所述导电填充图案的侧壁上；以及位线结构，所述位线结构位于所述导电填充图案上。所述杂质区域可以包括杂质。所述水平方向可以平行于所述衬底的上表面。所述第一间隔物可以包括包含所述杂质的绝缘材料。
-
公开(公告)号：CN116096073A
公开(公告)日：2023-05-09
申请号：CN202210882082.1
申请日：2022-07-26
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/033
Abstract: 提供了图案形成方法和使用图案形成方法的半导体装置制造方法。所述图案形成方法包括：在基底上形成第一覆盖层；形成穿透基底的上部和第一覆盖层的凹槽，使得第一覆盖层的未穿透部分构成第一覆盖图案；形成覆盖所述凹槽的内侧壁的第二覆盖图案；和在所述凹槽中形成堆叠结构，使得堆叠结构包括交替地堆叠的第一堆叠图案和第二堆叠图案，并且第二覆盖图案在基底与堆叠结构的侧表面之间。
-
公开(公告)号：CN115954361A
公开(公告)日：2023-04-11
申请号：CN202211204721.5
申请日：2022-09-28
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 提供了一种半导体器件。一种半导体器件，包括：第一有源图案，与衬底间隔开并沿第一方向延伸；第二有源图案，比第一有源图案更远离衬底并沿第一方向延伸；栅极结构，在衬底上，该栅极结构沿与第一方向相交的第二方向延伸，并穿透第一有源图案和第二有源图案；第一源/漏区，在栅极结构的至少一个侧表面上并连接到第一有源图案；第二源/漏区，在栅极结构的至少一个侧表面上并连接到第二有源图案；以及缓冲层，在衬底和第一有源图案之间，该缓冲层包含锗。
-
Patent Agency Ranking
公开(公告)号：CN114725216A
公开(公告)日：2022-07-08
申请号：CN202111544172.1
申请日：2021-12-16
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：有源区，所述有源区在衬底上沿第一方向延伸；多个沟道层，所述多个沟道层在所述有源区上彼此垂直间隔开，并且包括半导体材料；栅极结构，所述栅极结构在所述衬底上沿第二方向延伸；和源极/漏极区，所述源极/漏极区在所述栅极结构的至少一侧设置所述有源区上。所述栅极结构与所述有源区和所述多个沟道层相交，并且围绕所述多个沟道层。所述源极/漏极区接触所述多个沟道层，并且包括第一杂质。在所述多个沟道层的至少一个沟道层中，与所述有源区相邻的下部区域包括第一浓度的所述第一杂质和第二杂质，并且上部区域包括低于所述第一浓度的第二浓度的所述第一杂质和所述第二杂质。
-
公开(公告)号：CN112002758A
公开(公告)日：2020-11-27
申请号：CN202010401894.0
申请日：2020-05-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/08 , H01L21/336
Abstract: 一种半导体器件包括：在衬底上在第一方向上延伸的有源区，该有源区具有上表面和侧壁；多个沟道层，其在有源区上方以彼此竖直间隔开；栅电极，其在第二方向上延伸以与有源区交叉并部分地围绕所述多个沟道层；以及源极/漏极区，其在有源区上在栅电极的至少一侧并与所述多个沟道层接触，并且从有源区的侧壁延伸，并且在与所述多个沟道层当中与有源区相邻的最下沟道层相邻的第一区域中在第二方向上具有大宽度。
-
公开(公告)号：CN112002757A
公开(公告)日：2020-11-27
申请号：CN202010272045.X
申请日：2020-04-08
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/10 , H01L21/336
Abstract: 提供了一种半导体器件及其制造方法。半导体器件可以包括半导体图案、栅结构、第一间隔物、第一半导体层和第二半导体层。半导体图案可以形成在衬底上，并且可以在与衬底的上表面垂直的竖直方向上彼此间隔开，并可以在竖直方向上重叠。栅结构可以形成在衬底和半导体图案上。栅结构的至少一部分可以在竖直方向上形成在半导体图案之间。第一间隔物可以覆盖栅结构的相对侧壁，所述侧壁在第一方向上彼此相对。第一半导体层可以覆盖半导体图案在第一方向上的侧壁以及第一间隔物和衬底的表面。第一半导体层可以具有第一杂质浓度。第二半导体层可以形成在第一半导体层上，并且可以具有高于第一杂质浓度的第二杂质浓度。该半导体器件可以具有良好的特性和高可靠性。
-
公开(公告)号：CN111192923A
公开(公告)日：2020-05-22
申请号：CN201910489544.1
申请日：2019-06-06
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/08 , H01L21/336
Abstract: 提供了一种半导体器件，该半导体器件包括：有源区，限定在基底中；至少一个沟道层，在有源区上；栅电极，与有源区交叉，在有源区上，并围绕所述至少一个沟道层；以及成对的源极/漏极区，与栅电极的两侧相邻，在有源区上，并与所述至少一个沟道层接触，其中，成对的源极/漏极区包括选择性外延生长(SEG)层，以及成对的源极/漏极区中的每个在第一方向上的最大宽度是有源区在第一方向上的宽度的1.3倍或者更小。
-
公开(公告)号：CN109427778A
公开(公告)日：2019-03-05
申请号：CN201810993514.X
申请日：2018-08-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开提供了半导体器件。一种半导体器件包括：在基板上的第一鳍型图案；在基板上的第二鳍型图案，平行于第一鳍型图案；以及在第一鳍型图案和第二鳍型图案上的外延图案。外延图案可以包括在第一鳍型图案和第二鳍型图案上的共用半导体图案。共用半导体图案可以包括与第一鳍型图案相邻的第一侧壁和与第二鳍型图案相邻的第二侧壁。第一侧壁可以包括第一下晶面、在第一下晶面上的第一上晶面、以及连接第一下晶面和第一上晶面的第一连接曲面。第二侧壁可以包括第二下晶面、在第二下晶面上的第二上晶面、以及连接第二下晶面和第二上晶面的第二连接曲面。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.043 seconds)
