公开(公告)号：CN117936541A

公开(公告)日：2024-04-26

申请号：CN202311371661.0

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 慎一揆 ,  卢炫昊 ,  洪祥现 ,  金相溶 ,  金亨俊

IPC: H01L27/088 ,  H01L27/02

Abstract: 公开了一种半导体装置和一种制造半导体装置的方法。该半导体装置包括在衬底的第一区域上的第一晶体管，以及在衬底的第二区域上的第二晶体管。第一晶体管包括第一栅极绝缘层，该第一栅极绝缘层包括顺序地堆叠在第一半导体沟道层中的每一个上的第一界面绝缘层、第一下高κ电介质层和第一复合电介质层。第二晶体管包括第二栅极绝缘层，第二栅极绝缘层包括顺序地堆叠在第二半导体沟道层中的每一个上的第二界面绝缘层、第二下高κ电介质层、第二复合电介质层和第二上高κ电介质层。第一下高κ电介质层和第二下高κ电介质层包括第一金属元素，第二上高κ电介质层包括第二金属元素，并且第一复合电介质层和第二复合电介质层包括第一金属元素和第二金属元素两者。

公开(公告)号：CN111863825B

公开(公告)日：2023-12-26

申请号：CN202010234941.7

申请日：2020-03-30

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  金亨俊 ,  李炫姃

IPC: H10B41/30 ,  H10B41/20 ,  H10B43/30 ,  H10B43/20

Abstract: 公开了半导体存储器件及其制造方法。该半导体存储器件包括：第一半导体图案，在衬底上并包括彼此背对的第一端和第二端；第一导电线，在该第一端和该第二端之间、与该第一半导体图案的侧表面相邻并垂直于衬底的顶表面；第二导电线，与第一半导体图案的第一端接触，与第一导电线间隔开，并平行于衬底的顶表面；以及数据存储图案，与第一半导体图案的第二端接触。第一导电线具有与第一半导体图案的侧表面相邻地突出的突起。

公开(公告)号：CN117055235A

公开(公告)日：2023-11-14

申请号：CN202310356857.6

申请日：2023-04-04

Applicant: 三星电子株式会社 ,  细美事有限公司

Inventor： 崔成一 ,  金亨俊 ,  任种九 ,  金京范 ,  柳成润 ,  朴美罗 ,  李精汉 ,  李政熙

IPC: G02B27/09

Abstract: 提供了一种可以轻松且准确地执行光纤的卷绕任务的光源均匀度调节装置。光源均匀度调节装置包括：基板，包括位于其中的多个孔；在基板的一侧上的第一固定部分，用于固定光纤的第一部分；设置在基板的另一侧上的第二固定部分，用于固定光纤的第二部分；以及插入多个孔中的至少一个孔内的柱状部分，该柱状部分在基板上路由光纤，使得光纤在第一部分和第二部分之间具有至少一个弯曲形状。

公开(公告)号：CN110690198B

公开(公告)日：2023-05-23

申请号：CN201910287858.3

申请日：2019-04-11

Applicant: 三星电子株式会社

Inventor： 金亨俊 ,  李尚锺 ,  徐允锡

IPC: H01L23/552

Abstract: 本发明提供一种半导体封装件，所述半导体封装件包括：框架，具有彼此分开的第一通孔和第二通孔；无源组件，设置在所述第一通孔中；半导体芯片，设置在所述第二通孔中并具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；第一包封剂，覆盖所述无源组件的至少部分并填充所述第一通孔的至少部分；第二包封剂，覆盖所述半导体芯片的至少部分并填充所述第二通孔的至少部分；以及连接结构，设置在所述框架、所述无源组件和所述半导体芯片的有效表面上并包括电连接到所述无源组件和所述半导体芯片的所述连接焊盘的布线层。所述第二包封剂的电磁波吸收率比所述第一包封剂的电磁波吸收率高。

公开(公告)号：CN115835648A

公开(公告)日：2023-03-21

申请号：CN202211121681.8

申请日：2022-09-15

Applicant: 三星电子株式会社

Inventor： 姜相敏 ,  金亨俊 ,  张祐赈

IPC: H10B43/35 ,  H10B43/27 ,  H10B41/35 ,  H10B41/27

Abstract: 一种制造集成电路设备的方法包括：在半导体衬底上形成模具堆叠，该模具堆叠包括交替地布置的多个绝缘层和多个模具层。在模具堆叠上形成包括开口的掩膜图案。通过去除通过开口暴露的模具堆叠来形成沟道孔。牺牲膜形成在通过沟道孔暴露的模具堆叠的侧壁上。对牺牲膜和模具堆叠执行氧化工艺，以将牺牲膜转换为牺牲氧化膜。执行刻蚀工艺以去除牺牲氧化膜。

公开(公告)号：CN110521288B

公开(公告)日：2022-06-24

申请号：CN201880023474.4

申请日：2018-03-13

Applicant: 三星电子株式会社

Inventor： 金亨俊 ,  金玟锡 ,  金是款 ,  金廷禹

IPC: H05K1/02 ,  H01R12/72 ,  H01R13/652 ,  H05K5/00

Abstract: 根据示例性实施例的电子设备包括：基板；以及连接器，包括设置在基板的第一区域上的多个端子，其中基板包括：第一层，包括连接到多个端子的信号线和设置在信号线之间的介电材料；第二层，设置在第一层上，并且包括与连接器电连接的第一接地和与第一接地物理隔离的第二接地；第三导电层，设置在第二层上，并与第二接地电连接；以及第四层，其具有设置在对应于第二层和第三导电层之间的第一区域的区域上的非导电材料。

公开(公告)号：CN107887361B

公开(公告)日：2020-08-04

申请号：CN201710244624.1

申请日：2017-04-14

Applicant: 三星电子株式会社

Inventor： 金亨俊 ,  李斗焕

IPC: H01L23/498

Abstract: 提供一种扇出型半导体封装件。半导体芯片设置在第一连接构件的通孔中。半导体芯片的至少一部分被包封剂包封。包括重新分布层的第二连接构件形成在半导体芯片的有效表面上。具有优良的可靠性的外部连接端子形成在包封剂中。

公开(公告)号：CN111162084A

公开(公告)日：2020-05-15

申请号：CN201910851403.X

申请日：2019-09-10

Applicant: 三星电子株式会社

Inventor： 崔恩荣 ,  金亨俊 ,  李洙衡 ,  池正根

IPC: H01L27/11556 ,  H01L27/11521 ,  H01L27/11568 ,  H01L27/11582 ,  H01L29/10

Abstract: 一种垂直型存储器件包括：多个栅电极，堆叠在衬底上；和垂直沟道结构，沿垂直于衬底的上表面的第一方向穿透所述多个栅电极。垂直沟道结构包括：沿第一方向延伸的沟道；第一填充膜，部分地填充沟道的内部空间；第一衬层，在第一填充膜的上表面的至少一部分上并且在沟道的远离衬底延伸超过第一填充膜的上部内侧壁。第一衬层包括n型杂质。垂直沟道结构包括在第一衬层的至少一部分上的第二填充膜和在第二填充膜上并与第一衬层接触的焊盘。

公开(公告)号：CN110752133A

公开(公告)日：2020-02-04

申请号：CN201910639176.4

申请日：2019-07-16

Applicant: 三星电子株式会社

Inventor： 金光男 ,  金成妍 ,  金亨俊 ,  宣钟宇 ,  吴相录 ,  洪定杓

IPC: H01J37/02 ,  H01J37/20 ,  H01J37/305 ,  H01J37/32

Abstract: 本发明提供了基板支撑设备及具有基板支撑设备的等离子体处理设备。所述基板支撑设备包括：用于支撑基板的基板台，和沿着基板台的圆周的接地环组件。所述接地环组件包括：接地环体，所述接地环体具有沿着其圆周部分的多个凹陷；以及能移动以被容纳在所述多个凹陷中的相应的凹陷中的多个接地块，所述多个接地块包括用于电接地的导电材料。

公开(公告)号：CN110718552A

公开(公告)日：2020-01-21

申请号：CN201910211674.9

申请日：2019-03-20

Applicant: 三星电子株式会社

Inventor： 崔恩荣 ,  金亨俊 ,  B.金 ,  金侑瞋 ,  池正根

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 本发明公开了包括具有局部扩大的沟道孔的半导体器件，该半导体器件包括在衬底上的下堆叠结构、在下堆叠结构上的上堆叠结构以及在穿过上堆叠结构和下堆叠结构形成的沟道孔中的沟道结构。沟道孔包括在下堆叠结构中的下沟道孔、在上堆叠结构中的上沟道孔、以及与下堆叠结构和上堆叠结构之间的界面相邻的局部延伸部分。局部延伸部分与下沟道孔和上沟道孔流体连通。局部延伸部分的横向宽度可以大于与局部延伸部分相邻的上沟道孔的横向宽度，并大于与局部延伸部分相邻的上沟道孔的横向宽度。