公开(公告)号：CN113169435A

公开(公告)日：2021-07-23

申请号：CN201980082712.3

申请日：2019-12-16

Applicant: 株式会社村田制作所

Inventor： 德田大辅 ,  村濑永德

IPC: H01P5/18

Abstract: 耦合器模块(1)具备：耦合器部件(10)，形成有构成定向耦合器的主线路(11)以及副线路(12)；以及模块基板(20)，安装耦合器部件(10)，并形成有与主线路(11)串联地连接的布线导体。在俯视模块基板(20)的情况下，布线导体的至少一部分沿着主线路(11)，流过主线路(11)的主信号的朝向和流过布线导体的一部分的所述主信号的朝向相反。

公开(公告)号：CN112997357A

公开(公告)日：2021-06-18

申请号：CN201980074231.8

申请日：2019-12-12

Applicant: 株式会社村田制作所

Inventor： 德田大辅

IPC: H01P5/18

Abstract: 定向耦合器(10)具备主线路(11)、副线路(12)、以及与副线路(12)的一端(121)连接的终止电路(13)，还具备从副线路(12)的一端(121)与终止电路(13)之间的节点(N)引出的作为引出端子的调整端子(ADJ)。也可以是，终止电路(13)由电容元件(131)与电阻元件(132)并联连接的电路构成，电容元件(131)的电容值小于使定向耦合器(10)的方向性最佳化的电容值，电阻元件(132)的电阻值大于使定向耦合器(10)的方向性最佳化的电阻值。

公开(公告)号：CN112005432A

公开(公告)日：2020-11-27

申请号：CN201980027611.6

申请日：2019-04-24

Applicant: 株式会社村田制作所

Inventor： 德田大辅 ,  村濑永德

IPC: H01P5/18 ,  H04B1/00 ,  H04B1/04

Abstract: 定向耦合器(1)具备：主线路(11)；副线路(12)；第1开关(21)，第1端与副线路(12)的一个端部(121)直接连接，且第2端与到达作为第1端口的隔离端口(ISO)的第1信号路径(13)连接；和第2开关(22)，第1端与副线路(12)的另一个端部(122)直接连接，且第2端与到达作为第2端口的耦合端口(CPL)的第2信号路径(14)连接。

公开(公告)号：CN111684649A

公开(公告)日：2020-09-18

申请号：CN201980011673.8

申请日：2019-01-31

Applicant: 株式会社村田制作所

Inventor： 德田大辅 ,  重野靖

IPC: H01P5/18 ,  H01P1/00 ,  H01P1/10 ,  H03H7/52

Abstract: 定向耦合器(1)具备：基板(10)；主线路(20)，直接或间接地形成在基板(10)上；副线路(21、22、23)，至少一部分沿着主线路(20)而直接或间接地形成在基板(10)上；开关(30)，对副线路(21、22、23)的端部彼此的连接进行切换；和检波输出端子(FWD、REV)，与副线路(21)连接，在俯视基板(10)时，副线路(21、22、23)的端部相对于主线路(20)而与检波输出端子(FWD、REV)设置于相同侧，并且连接了检波输出端子(FWD、REV)的副线路(21)与副线路(22、23)重叠或被副线路(22、23)包围。

公开(公告)号：CN109148409A

公开(公告)日：2019-01-04

申请号：CN201810684173.8

申请日：2018-06-27

Applicant: 株式会社村田制作所

Inventor： 柴田雅博 ,  德田大辅 ,  黑川敦 ,  德矢浩章 ,  梅本康成

IPC: H01L23/498

CPC classification number: H01L24/14 ,  H01L23/3171 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/034 ,  H01L2224/0346 ,  H01L2224/0361 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/0508 ,  H01L2224/05084 ,  H01L2224/05086 ,  H01L2224/05547 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/0603 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13014 ,  H01L2224/13022 ,  H01L2224/13076 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01082 ,  H01L23/49816 ,  H01L23/49838

Abstract: 本发明提供一种不依赖于焊料的涂敷量的控制而使凸块高度对齐的半导体芯片。半导体芯片具备：半导体基板，具有主面；第一电极，形成在半导体基板的主面上；第二电极，形成在半导体基板的主面上；第一绝缘层，形成在第一电极的一部分上；第一凸块，形成在第一电极的另一部分以及第一绝缘层上，并且与第一电极电连接；以及第二凸块，形成在第二电极上，并且在半导体基板的主面的俯视下具有比第一凸块的面积大的面积，通过第一绝缘层对半导体基板的主面的法线方向上的从半导体基板的主面到第一凸块的上表面的距离进行调整。