-
公开(公告)号：CN113225034B
公开(公告)日：2024-10-29
申请号：CN202110153807.9
申请日：2021-02-04
Applicant: 株式会社村田制作所
IPC: H03F3/21
Abstract: 本发明提供功率放大电路、半导体器件，缓和由热应力引起的对功率放大电路的影响。具备：晶体管(101)，形成在半导体基板(301)上；晶体管(111)，形成在半导体基板(301)上，向晶体管(101)供给基于控制电流(Ic)的一部分的偏置电流(Ib)；晶体管(112)，形成在半导体基板(301)上，该晶体管(112)的集电极被供给控制电流(Ic)的一部分，从该晶体管(112)的发射极输出基于电流(I2)的电流(I3)；凸块(201)，与晶体管(101)的发射极电连接，设置为在俯视半导体基板(301)时与配置有晶体管(101)的配置区域(A1)重叠；以及凸块(202)，设置为在俯视时与配置有晶体管(112)的配置区域(A2)重叠。
-
公开(公告)号：CN113809035B
公开(公告)日：2024-06-04
申请号：CN202110655309.4
申请日：2021-06-11
Applicant: 株式会社村田制作所
IPC: H01L23/495 , H01L27/082 , H01L29/737
Abstract: 本发明提供能够抑制由应力导致的可靠性降低，并且抑制散热性降低的半导体装置。在基板上形成有具有至少一级台阶的台面部。在台面部上配置有绝缘膜，该绝缘膜包含由有机绝缘材料构成的有机层且设置有开口。在绝缘膜上配置有经过设置于绝缘膜的开口而电连接于台面部的晶体管的导体膜。在俯视时，设置于有机层的开口包含台面部，且具有沿第一方向延伸的侧面。将在俯视时从台面部到有机层的开口的两侧的侧面的与第一方向正交的第二方向的距离中较短的一方定义为第一距离，将从台面部到有机层的开口的两侧的侧面的第一方向的距离中较短的一方定义为第二距离。将台面部的第一级高度定义为第一高度。第一距离以及第二距离中的至少一方为第一高度以上。
-
公开(公告)号：CN111341738B
公开(公告)日：2023-04-18
申请号：CN201911308853.0
申请日：2019-12-18
Applicant: 株式会社村田制作所
IPC: H01L23/367 , H01L29/737
Abstract: 本发明提供能提高散热性的半导体装置。在基板上设置包括动作电流流过的半导体区域的多个晶体管。配置由热导率比多个半导体区域高的导电材料构成，分别与半导体区域接触并使动作电流流向半导体区域的多个动作电极。外部连接用的导体柱内包在俯视时多个半导体区域与多个动作电极接触的多个接触区域，并与多个动作电极电连接。接触区域沿第一方向排列配置，接触区域分别具有在与第一方向正交的第二方向上较长的平面形状，跨接触区域对接触区域各自的从第二方向的端部到导体柱的边缘为止的第二方向的距离进行平均的值亦即第一平均距离在从接触区域到导体柱的顶面为止的高度方向的距离的平均值以上。
-
公开(公告)号：CN113225034A
公开(公告)日：2021-08-06
申请号：CN202110153807.9
申请日：2021-02-04
Applicant: 株式会社村田制作所
IPC: H03F3/21
Abstract: 本发明提供功率放大电路、半导体器件，缓和由热应力引起的对功率放大电路的影响。具备：晶体管(101)，形成在半导体基板(301)上；晶体管(111)，形成在半导体基板(301)上，向晶体管(101)供给基于控制电流(Ic)的一部分的偏置电流(Ib)；晶体管(112)，形成在半导体基板(301)上，该晶体管(112)的集电极被供给控制电流(Ic)的一部分，从该晶体管(112)的发射极输出基于电流(I2)的电流(I3)；凸块(201)，与晶体管(101)的发射极电连接，设置为在俯视半导体基板(301)时与配置有晶体管(101)的配置区域(A1)重叠；以及凸块(202)，设置为在俯视时与配置有晶体管(112)的配置区域(A2)重叠。
-
公开(公告)号：CN109994440A
公开(公告)日：2019-07-09
申请号：CN201811490781.1
申请日：2018-12-06
Applicant: 株式会社村田制作所
IPC: H01L23/367 , H01L27/082
Abstract: 本发明提供一种能够减小形成在同一基板的多个单位晶体管的动作时的温度之差而提高作为晶体管整体的性能的半导体装置。在形成于基板的多个单位晶体管的动作区域的上方配置有布线，在其上配置有绝缘膜。在绝缘膜设置有在俯视下整个区域与布线重叠的开口。在绝缘膜上配置有穿过开口与布线电连接的金属构件。单位晶体管在基板上在第一方向上并列地配置。开口的几何中心相对于单位晶体管中的每一个的动作区域的几何中心在第一方向上偏移。在将具有与单位晶体管中的每一个的动作区域的几何中心最近的几何中心的开口定义为最靠近开口时，从动作区域的几何中心到最靠近开口的几何中心的向第一方向的偏移量，从单位晶体管的排列的中心朝向端部而变大。
-
Patent Agency Ranking
公开(公告)号：CN105378904B
公开(公告)日：2017-09-05
申请号：CN201480038561.9
申请日：2014-06-06
Applicant: 株式会社村田制作所
IPC: H01L21/331 , H01L29/737
CPC classification number: H01L29/7371 , H01L29/0817 , H01L29/0821 , H01L29/1004 , H01L29/122 , H01L29/205 , H01L29/36 , H01L29/66242 , H01L29/6631
Abstract: 本发明涉及半导体装置。在双极晶体管中，集电极层(3)由n型GaAs层(3a)(Si浓度：约5×1015cm‑3，膜厚：约350nm)，p型GaAs层(3b)(C浓度：约4.5×1015cm‑3，膜厚：约100nm，层浓度：4.5×1010cm‑2)以及n型GaAs层(3c)Si浓度：约5×1015cm‑3，膜厚：约500nm)三层的半导体层形成。p型GaAs层(3b)的层浓度被设定为比1×1011cm‑2低。
-
公开(公告)号：CN110998807B
公开(公告)日：2023-12-01
申请号：CN201880048522.5
申请日：2018-07-30
Applicant: 株式会社村田制作所
Inventor： 黑川敦
IPC: H01L21/331 , H01L21/3205 , H01L21/60 , H01L21/768 , H01L23/522 , H01L29/737
Abstract: 半导体装置(100)由HBT、与HBT的发射极电极(6)连接，并覆盖HBT的发射极布线(14)、在俯视时在HBT上具备开口(13)的钝化膜(15)、经由开口(13)与发射极布线(14)连接，并由高熔点金属形成为厚度300nm以上的UBM层(17)、以及配置在UBM层(17)上，且具备金属柱(18)和焊料层缓和层发挥作用，缓和构成HBT的各层的GaAs系的材料与柱状凸块(20)的热膨胀率之差对HBT的应力。(19)的柱状凸块(20)构成。UBM层(17)作为应力
-
公开(公告)号：CN109887911B
公开(公告)日：2023-08-25
申请号：CN201811483645.X
申请日：2018-12-05
Applicant: 株式会社村田制作所
IPC: H01L27/02 , H01L21/60 , H01L23/367
Abstract: 本发明提供一种能够缓解在晶体管部分产生的热应力、能够抑制元件的尺寸的增大且能够抑制散热性的下降的半导体装置。在基板上的多个单位晶体管的动作区域的上方配置有第一布线。进而，在基板的上方配置有第二布线。在第一布线以及第二布线上配置有绝缘膜。在绝缘膜设置有在俯视下整个区域与第一布线重叠的第一开口以及与第二布线重叠的第二开口。配置在绝缘膜上的第一凸块穿过第一开口与第一布线连接，第二凸块穿过第二开口与第二布线连接。在俯视下，多个动作区域中的至少一个动作区域配置在第一凸块的内侧，配置在第一凸块的内侧的动作区域的至少一部分的区域配置在第一开口的外侧。第一开口的平面形状与第二开口的平面形状相同。
-
公开(公告)号：CN109994440B
公开(公告)日：2022-12-02
申请号：CN201811490781.1
申请日：2018-12-06
Applicant: 株式会社村田制作所
IPC: H01L23/367 , H01L27/082
Abstract: 本发明提供一种能够减小形成在同一基板的多个单位晶体管的动作时的温度之差而提高作为晶体管整体的性能的半导体装置。在形成于基板的多个单位晶体管的动作区域的上方配置有布线，在其上配置有绝缘膜。在绝缘膜设置有在俯视下整个区域与布线重叠的开口。在绝缘膜上配置有穿过开口与布线电连接的金属构件。单位晶体管在基板上在第一方向上并列地配置。开口的几何中心相对于单位晶体管中的每一个的动作区域的几何中心在第一方向上偏移。在将具有与单位晶体管中的每一个的动作区域的几何中心最近的几何中心的开口定义为最靠近开口时，从动作区域的几何中心到最靠近开口的几何中心的向第一方向的偏移量，从单位晶体管的排列的中心朝向端部而变大。
-
公开(公告)号：CN109148409B
公开(公告)日：2022-10-28
申请号：CN201810684173.8
申请日：2018-06-27
Applicant: 株式会社村田制作所
IPC: H01L23/498
Abstract: 本发明提供一种不依赖于焊料的涂敷量的控制而使凸块高度对齐的半导体芯片。半导体芯片具备：半导体基板，具有主面；第一电极，形成在半导体基板的主面上；第二电极，形成在半导体基板的主面上；第一绝缘层，形成在第一电极的一部分上；第一凸块，形成在第一电极的另一部分以及第一绝缘层上，并且与第一电极电连接；以及第二凸块，形成在第二电极上，并且在半导体基板的主面的俯视下具有比第一凸块的面积大的面积，通过第一绝缘层对半导体基板的主面的法线方向上的从半导体基板的主面到第一凸块的上表面的距离进行调整。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.037 seconds)
