一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法

    公开(公告)号:CN109711056A

    公开(公告)日:2019-05-03

    申请号:CN201811618629.7

    申请日:2018-12-28

    Abstract: 一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法,包括数据预处理模块、数据输入模块、软错误缓解控制器、功能电路模块和输出处理模块,其中,数据输入模块将所需的输入数据发送至Xilinx FPGA电路上的功能电路中,同时从地址范围中每次随机选择一个发送至Xilinx FPGA电路上的软错误缓解控制器中;软错误缓解控制器根据得到的指令,将指定配置存储单元的配置位数据进行翻转;功能电路模块同时对得到的输入数据进行处理,并将结果传输至输出处理模块;输出处理模块实时检测并对比功能电路输出的信号,记录此次故障注入的配置位是否为敏感区域,并选择是否对FPGA进行重配置操作。本发明不仅能模拟单粒子效应,还能准确的检测出不同设计的FPGA中的配置敏感区域。

    一种抗单粒子效应的CMOS比较器

    公开(公告)号:CN106026999B

    公开(公告)日:2018-10-26

    申请号:CN201610319156.5

    申请日:2016-05-13

    Abstract: 本发明公开了一种抗单粒子效应的CMOS比较器,包括DICE结构、两个相同的输入单元和与DICE结构及两个输入单元相连接的四个中间晶体管;DICE结构包括四个PMOS管MP1、MP2、MP3、MP4、四个NMOS管MN1、MN2、MN3、MN4以及一个时钟控制PMOS管Mtial0;每个所述输入单元包括两个时钟控制的PMOS管MP11和MP12或MP21和MP22,两个NMOS管MN11和MN12或MN21和MN22,一个时钟控制的NMOS管Mtail1或Mtail2。本发明基于DICE结构对双尾比较器进行了改进加固,使其具备抗单粒子效应的功能,防止了由于粒子打击造成的单粒子效应错误。

    一种基于贝叶斯概率模型的组合逻辑电路选择性加固算法

    公开(公告)号:CN108073989A

    公开(公告)日:2018-05-25

    申请号:CN201711393841.3

    申请日:2017-12-21

    Abstract: 本发明公开了一种基于贝叶斯概率模型的组合逻辑电路选择性加固算法,首先读取输入的电路网表文件并生成电路传播网络,计算出整个电路网络中边的SP值;其次采用深度优先搜索算法对每一个节点都搜索出其通往电路输出的所有路径;然后利用贝叶斯概率模型以及逻辑屏蔽法则计算出这些路径中错误传播到输出的概率,并乘以距离因子,即为节点敏感度;最后利用生成的节点敏感度排序表以及用户指定的加固比例进行选择性加固,并输出加固后的电路网表。本发明的选择性加固算法经过实际仿真测试,在不同加固开销下都有不同程度的可靠性提升。

    一种抗单粒子效应的CMOS比较器

    公开(公告)号:CN106026999A

    公开(公告)日:2016-10-12

    申请号:CN201610319156.5

    申请日:2016-05-13

    CPC classification number: H03K5/2472 H03K19/00338

    Abstract: 本发明公开了一种抗单粒子效应的CMOS比较器,包括DICE结构、两个相同的输入单元和与DICE结构及两个输入单元相连接的四个中间晶体管;DICE结构包括四个PMOS管MP1、MP2、MP3、MP4、四个NMOS管MN1、MN2、MN3、MN4以及一个时钟控制PMOS管Mtial0;每个所述输入单元包括两个时钟控制的PMOS管MP11和MP12或MP21和MP22,两个NMOS管MN11和MN12或MN21和MN22,一个时钟控制的NMOS管Mtail1或Mtail2。本发明基于DICE结构对双尾比较器进行了改进加固,使其具备抗单粒子效应的功能,防止了由于粒子打击造成的单粒子效应错误。

    一种基于DICE单元的新型抗SEU加固的SR锁存器

    公开(公告)号:CN104022773A

    公开(公告)日:2014-09-03

    申请号:CN201410287632.0

    申请日:2014-06-24

    Abstract: 本发明公开了一种基于DICE单元的新型抗SEU加固的SR锁存器,包括抗单粒子反转(Single Event Upset,SEU)加固和抗多节点反转(Multiple Node Upset,MBU)加固。该方案基于DICE单元实现SR锁存器功能,可以配置为正、负逻辑SR锁存器。本发明通过外部逻辑扩展可以改变为任何已知形式的锁存器或触发器。本发明可以作为存储器或抗辐射的存储器。本发明可以用于将不抗辐射的电路扩展为抗辐射的电路。本发明特有的控制PMOS管,通过PMOS管的关断来隔离SEU错误向相邻节点的传播,避免发生多节点反转,提高SR锁存器的SEU加固能力,提高集成电路的抗SEU能力。

    基于对位和声关系的LSTM多轨音乐生成方法

    公开(公告)号:CN112017621B

    公开(公告)日:2024-05-28

    申请号:CN202010772227.3

    申请日:2020-08-04

    Abstract: 本发明公开了基于对位和声关系的LSTM多轨音乐生成方法,包括如下步骤:S1,构建音频MIDI数据集,S2,提取MIDI文件中的主旋律与和声旋律,并且构建对位关系矩阵。S3,利用主旋律训练生成旋律的长短期神经网络,并用对位关系矩阵训练生成和声的长短期神经网络。通过两条网络分别生成多条旋律,合成为多轨音乐。本发明在音频MIDI数据集的基础上,实现了带有和声的复杂音乐旋律的生成,打破了传统基于和弦编曲的固定套路,为乐曲创作提供了一种新的方法。

    一种基于循环式多移动雾节点的异常数据分析方法

    公开(公告)号:CN111371637B

    公开(公告)日:2023-08-08

    申请号:CN202010095749.4

    申请日:2020-02-17

    Abstract: 本发明公开了一种基于循环式多移动雾节点的异常数据分析方法,步骤如下:云服务器采用聚类算法将区域分割成多个子区域,并将子区域的质心位置设为移动雾节点的驻留点;随后通过构建稀疏系数矩阵来获得所有子区域数据的特征值并广播;多个移动雾节点访问所有驻留点;移动雾节点在移动时将在上一次驻留点收集的数据上传至云服务器,用于更新特征值,重新广播至所有移动雾节点;移动雾节点在驻留点时,收集子区域的数据并根据云服务器提供的数据特征值对其进行异常分析,将分析结果上传至云服务器,云服务器根据分析结果采取对应措施。本发明适应于大规模物联网,能够及时收集网络数据并进行异常分析,实现对全网数据的实时收集、分析和处理。

    一种基于FPGA的RBF神经网络激活函数实现方法

    公开(公告)号:CN111680782B

    公开(公告)日:2022-09-13

    申请号:CN202010429589.2

    申请日:2020-05-20

    Abstract: 本发明公开了机器学习与智能控制技术领域的一种基于FPGA的RBF神经网络激活函数实现方法,旨在解决现有技术中在FPGA中实现激活函数采用查表法消耗内存资源多、采用分段函数逼近法计算精度不高的技术问题。所述方法包括如下步骤:根据激活函数的几何特征,以函数拐点为分界点将激活函数的自变量域划分为核心区间与边缘区间;将边缘区间细分为不少于两个子区间,对各子区间的激活函数采用分段函数进行逼近,获取各子区间的拟合函数;对激活函数在FPGA器件上的计算执行过程进行硬件语言描述;基于进行过硬件语言描述的FPGA器件,采用双曲坐标旋转算法对核心区间的激活函数进行运算,采用拟合函数对边缘区间的激活函数进行运算。

Patent Agency Ranking