-
-
-
-
-
-
Patent Agency Ranking
-
-
公开(公告)号：KR101489392B1
公开(公告)日：2015-02-03
申请号：KR1020090007908
申请日：2009-02-02
Applicant: 삼성전자주식회사
Inventor： 김찬호
CPC classification number: G11C16/26 , G11C16/24 , G11C16/3427
Abstract: 메모리 장치의 리드 동작 방법이 제공된다. 메모리 장치의 리드 동작 방법은, 제1 리드 동작에서 제1 메모리 셀과 제2 메모리 셀 각각에 제1 전압을 인가하는 단계, 제2 리드 동작에서 제1 메모리 셀에는 제1 전압을 인가하고, 제2 메모리 셀에는 제2 전압을 인가하는 단계 및 제3 리드 동작에서 제1 메모리 셀에는 제2 전압을 인가하고, 제2 메모리 셀에는 제1 전압을 인가하는 단계를 포함한다.
낸드 플래시, 리드 disturb, 리드 속도-
39.发明公开
公开(公告)号：KR1020110099883A
公开(公告)日：2011-09-09
申请号：KR1020100018883
申请日：2010-03-03
Applicant: 삼성전자주식회사
CPC classification number: G11C8/12 , G11C16/0483 , G11C16/08
Abstract: 본 발명의 실시 예에 따른 홀수(3이상의 자연수)의 매트들을 갖는 비휘발성 메모리 장치의 배속 동작 방법은, N (N는 상기 홀수보다 같거나 작은 자연수) 배속 명령 및 어드레스를 입력받는 단계, 상기 입력된 어드레스에 따라 상기 N개의 메모리 블록들을 선택하고, 상기 선택된 메모리 블록들 각각은 서로 다른 매트들에 포함되는 단계, 및 상기 선택된 메모리 블록들에 N 배속 동작을 수행하는 단계를 포함한다. 본 발명에 따른 비휘발성 메모리 장치 및 그것의 배속 동작 방법은 홀수의 매트들을 구비함에도 불구하고 짝수 배속 동작을 수행할 수 있다.
-
公开(公告)号：KR1020050110132A
公开(公告)日：2005-11-23
申请号：KR1020040035019
申请日：2004-05-18
Applicant: 삼성전자주식회사
Inventor： 김찬호
IPC: G11C5/06
Abstract: 여기에 개시된 반도체 메모리 장치는, 제어 신호 및 데이터를 전달하기 위한 신호 라인의 배선을 위해 별도의 면적을 할당하는 대신, 메모리 셀 어레이를 직접 가로질러 배선한다. 그리고, 배선된 신호 라인들의 하부 계층에 형성된 금속층을 이용하여 신호 라인을 차폐해 준다. 그 결과, 칩 상에서 신호 라인이 차지하는 공간이 최소화되고, 메모리 셀 어레이와 신호라인간의 데이터 간섭이 방지된다.
-
-
-
-
-
-
-
-
-
Search Results
172
records
(took 0.021 seconds)
